1.ª Edición - Código 24813150/24811240

Array ( [CODIGO] => 24813150/24811240 [EDICION] => 1 [SITUACION] => Aprobado [SITUACION_BIS] => Pendiente [MATRICULA] => 0 [MATRICULA_2] => 0 [MATRICULA_3] => 0 [HORAS] => 15.00 [FECHA_INICIO] => 07/01/25 [FECHA_FIN] => 27/06/25 [LUGAR] => ETSE [NOMBRE_EMPRESA_ORGANIZADOR] => Escola Tècnica Superior d'Enginyeria (ETSE-UV) [FECHA_FIN_PREINSCRIPCION] => 13/12/24 [AREA] => 8 [NOMBRE_EMPRESA_PATROCINADO] => [NOMBRE_EMPRESA_COLABORADOR] => [OBSERVACIONES_PREINSCRIPCION] => [TIPO_DOCENCIA] => Presencial [TIPO_DOCENCIA_1] => 1 [TIPO_DOCENCIA_2] => Presencial [AULA_VIRTUAL_ADEIT] => 0 [TIPO_CURSO] => Postgrado [TIPO_CURSO_1] => Título Propio de Pos [DIRECCION_URL] => [AÑO_CURSO] => 36 [URL_VIDEO] => [URL_FACEBOOK] => [URL_TWITTER] => [META_TITLE] => [META_DESCRIPTION] => [META_KEYWORDS] => [DIRECCION_CURSO_CORTO] => SoC [GESTOR_NOMBRE] => Mariam [GESTOR_APELLIDOS] => Conca [GESTOR_EMAIL] => marian.conca@fundacions.uv.es [ADMINISTRATIVO_NOMBRE] => David [ADMINISTRATIVO_APELLIDOS] => Siles [ADMINISTRATIVO_EMAIL] => david.siles@fundacions.uv.es [ES_INTERNO] => 1 [EMAIL_EXTERNO] => informacion@adeituv.es [PREINSCRIPCION_WEB] => 1 [URL_AULA_VIRTUAL] => [OFERTADO_OTRO] => 0 [ID_CURSO_OFERTADO] => 0 [DESCRIPCION_OFERTADO] => [TELEFONO_EXTERNO] => 96 160 3000 [MATRICULA_PDTE_APROBACION] => 0 [ID_IDIOMA] => 4 [PUBLICAR_WEB] => 1 [area_curs] => Área de Ciencias y Tecnología [NOMBRE_CURSO] => Experto Universitario en Sistemas-en-Chip (SoC) [TITULACION] => Experto Universitario [HORARIO] => Tardes y sábado [REQUISITOS_TITULACION] => Los perfiles de ingreso recomendado se corresponderán a los perfiles formativos de los siguientes planes de estudio a nivel de grado: Ingeniería Electrónica de Telecomunicación, Ingeniería en Tecnologías y Servicios de Telecomunicación, Ingeniería de Tecnologías de Telecomunicación, Ingeniería Electrónica Industrial, Ingeniería Electrónica y Automática Industrial, Ingenieri¿a Electro¿nica Industrial y Automática, Informática Industrial y Robótica, Ingenieri¿a Informática, o grados, nacionales o extranjeros, con una alta afinidad a los aquí enumerados. En menor medida, podrían considerarse graduados en: Ingeniería de la Energía, Ingeniería Aeroespacial, Ingeniería Telemática, Ingeniería Robótica, Ingeniería Física, o títulos afines. En casos excepcionales, podrían considerarse perfiles científicos tradicionales como Grado en Física, Grado en Matemáticas o Grado en Ciencia de Datos. Se permitirá el acceso al estudiantado que le falte menos de un 10% de los créditos para terminar los estudios de grado, de forma condicionada a que se aprueben durante el mismo curso académico. Respecto al perfil personal del estudiante que mejor se adapta, corresponde a personas que quieran profundizar con rigor en los conocimientos y las habilidades que se requieren para especializarse en las áreas descritas para la orientación profesional. Así deberían tener una afinidad con la microelectrónica como motor en amplios sectores socioeconómicos, y en especial, como contribución esencial en sectores estratégicos industriales. Perfiles profesionales del sector con voluntad de asentar, reorientar o complementar su formación también serán adecuados para este título. [REQUISITOS_OTROS] => [ARG_VENTA] => En los últimos tiempos, las empresas del sector de la microelectrónica y los semiconductores han visto como sus ofertas de trabajo quedaban frecuentemente vacantes por falta de personas con la formación demandada para puestos tan específicos. Por tanto, el objetivo fundamental de este título es ofrecer al ecosistema VaSiC perfiles profesionales con las competencias necesarias para ser directamente incorporados en sus plantillas. [ARG_VENTA2] => [AÑO_CURSO_DESC] => Curso 2024/2025 [MODALIDAD_EVALUACION] => El centro responsable del Título de Experto en Sistemas-en-Chip (SoC) es la Escola Tècnica Superior d'Enginyeria (ETSE), y se impartirá de forma presencial, en castellano, en horario de viernes y sábado. La matrícula será gratuita. Este título propio se desarrolla en 15 ECTS, entre los que se incluyen 6 de proyecto industrial en microelectrónica con empresa, fundamentalmente de VaSiC. Los contenidos de este título serán impartidos en su práctica totalidad por profesorado especialista de las empresas de VaSiC. Todas las asignaturas, tanto las fundamentales como las optativas, incluirán contenidos teóricos y contenidos prácticos. El alumnado dispondrá de ordenadores adecuados con las herramientas utilizadas en el estándar industrial para el desarrollo y análisis de los sistemas que se propongan: Cadence, Synopsys, desarrollo ARM, Matlab... También dispondrán del instrumental necesario para el test y caracterización de los dispositivos que se estudien. Se prevén prácticas en sala blanca. [MODALIDAD_EVALUACION2] => [OBSERVACION_MATRICULA_1] => [OBSERVACION_MATRICULA_2] => [OBSERVACION_MATRICULA_3] => [SALIDA_PROFESIONAL] => Las salidas profesionales previstas están estrechamente vinculadas a los perfiles más demandados en este ámbito, entre los que se podrían destacar: Diseñadores de sistema (arquitectura del chip, partición Hw/Sw, algorítmica, DSP...); desarrolladores de flujo de diseño digital; diseñadores de procesadores y memorias embebidas; ingenieros de diseño físico (P&R); diseñadores de dispositivos (layout); ingenieros de estándares; ingenieros de firmware; ingenieros de software; ingenieros de test; ingenieros de calidad y fiabilidad; ingenieros de packaging (chiplet...); tecnólogos; diseñadores de dispositivos optoelectrónicos; dieñadores de PCBs; ... [CRITERIO_ADMISION] => Como criterios generales, la dirección del Máster utilizará los siguientes aspectos para valorar las solicitudes de los alumnos: - Titulación (teniendo en cuenta la afinidad del mismo con los contenidos del Máster). - Expediente académico. - Currículum vitae (valorando los cursos recibidos, los méritos de investigación y la experiencia profesional, relacionados con los contenidos del Máster). En el caso de que la demanda de estudiantes sea superior a la oferta y sea necesaria una selección de los estudiantes, ésta será realizada por la CCA del Máster de acuerdo a criterios científicos y académicos basados en la siguiente tabla de ponderación: Formación de partida y título con el que se accede al Máster (los Graduado en Ingenieri¿a Electro¿nica de Telecomunicacio¿n y los Graduado en Ingenieri¿a Electro¿nica Industrial obtienen la máxima puntuación) 40 % Calificación media del expediente de la titulación de acceso. 20 % Currículum vitae presentado (con justificación documental de méritos alegados). Si se considera conveniente se podrá realizar una entrevista personal sobre los méritos alegados y la prioridad del MOIE frente a otros masters 40 % [CRITERIO_ADMISION2] => [CRITERIO_ADMISION3] => [FORMACION_APRENDIZAJE] => Se identifican los siguientes: ¿ Diseñar y programar sistemas integrados en chip (SoC). ¿ Diseñar, depurar y programar sistemas integrados multiprocesador complejos. ¿ Generar middleware y software de sistemas integrados adaptados a su arquitectura. ¿ Diseñar, programar y validar circuitos y sistemas integrados de aplicación específica. ¿ Verificar y testear circuitos integrados utilizando diferentes tecnologías y herramientas. ¿ Analizar aspectos metodológicos y aspectos de ensamblaje y encapsulado de sistemas electrónicos y fotónicos. ¿ Considerar competencias de proceso adecuadas en entornos de fabricación, testeo, ensamblaje y encapsulado donde se materialicen los diseños en las diferentes tecnologías contempladas. ¿ Monitorizar y realizar controles de calidad de los diferentes procesos de una secuencia de fabricación de semiconductores a través de distintos tipos de metrología (medidas eléctricas, ópticas, optoelectrónicas, etc.). ¿ Gestionar y participar en procesos de calidad, fiabilidad y certificación. [FORMACION_APRENDIZAJE2] => [FORMACION_APRENDIZAJE3] => [ANO_CURSO_DESC] => Curso 2024/2025 [programa] => Array ( [0] => Array ( [CODIGO_CURSO] => 24813150/24811240 [AÑO_CURSO] => 36 [CODIGO] => 2 [NOMBRE_MATERIA] => Ingeniería de software para sistemas embebidos (S1) [NOMBRE_MATERIA_VAL] => Enginyeria de programari per a sistemes embeguts (S1) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Tema 1: Introducción a los sistemas embebidos (1h) ¿ Conceptos básicos de los sistemas embebidos. Características diferenciales ¿ Tipos de sistemas embebidos ¿ Aplicaciones de los sistemas embebidos ¿ Seguridad de los sistemas embebidos Tema 2: Lenguajes de programación para sistemas embebidos (1h) ¿ Lenguajes de bajo nivel para sistemas embebidos. Ensamblador ¿ Lenguajes de alto nivel para sistemas embebidos. C y herramientas de compilación. ¿ Lenguajes de scripting útiles ¿ Interfaz entre diferentes lenguajes de programación Tema 3: Arquitecturas SW/HW para sistemas embebidos (1h) ¿ CPUs ¿ Memorias ¿ Hosted/Hostless ¿ Flash/Flashless ¿ SDK y API de clientes ¿ EVKs Tema 4: Desarrollo de software para sistemas embebidos (1h) ¿ Ciclo de vida del desarrollo de software para sistemas embebidos ¿ Metodologías agiles de desarrollo de software para sistemas embebidos ¿ Herramientas de desarrollo de software para sistemas embebidos Tema 5: Descripción de características deseables del flujo de desarrollo (2h) ¿ Reduccion del Time-to-market ¿ Definición de requisitos o Funcionales o Temporales o Coste o Etc. ¿ Arquitectura de Sistema ¿ Co-diseño HW/SW o Plataformas de pruebas HW/SW ¿ Simulaciones ¿ Emuladores ¿ FPGAs o Definición de interfaces HW/SW o HW drivers o Proceso de `bringup¿ ¿ Test Driven Development (TDD) ¿ Control de versiones (SCM) ¿ Gestión de tareas y errores en proyectos (Agile + Jira) ¿ Tests de Sistema ¿ Sistemas de Integración Continua ¿ Test benches ¿ Documentación Tema 6: Diseño de software para sistemas embebidos (3h) ¿ SW product line: HW and SW configurations ¿ Arquitectura SW de capas, componentes e interfaces o Diseño para el re-uso o Capas de abstracción, HAL, OSAL. o Código independiente de aplicación o Código dependiente de aplicación o Componentes de terceros y cuestiones legales ¿ Diseño para compatibilidad hacia atrás ¿ Diseño escalable ¿ Uso extensivo de tecnicas de programacion defensiva (assert) o Chequeo de hard/soft deadlines o Cheque [DESCRIPCION2] => o de problemas con la memoria (overwrites, stack overflows, etc) ¿ Sistemas operativos de tiempo real (RTOS) o Configuracion o Threads y prioridades o Interrupciones o Timers o Stacks o Primitivas de comunicacion o Aplicaciones multiprocesador o Utilidades de debug y analisis del rendimiento o Problemas recurrentes: ¿ Thread preemption ¿ Tiempo de respuesta a interrupciones ¿ Inversion de prioridades ¿ Tipos de Componentes o HOST SW: drivers, apps, libs o Firmware: dev, prod, BIST, loader o Herramientas y scripts o Interface públicos / privados Tema 7: Funcionalidades usuales en sistemas embebidos (2h) ¿ Configuración especifica del producto o Producción o Remota ¿ SW upgrades ¿ SDK para extender/cambiar funcionalidad ¿ Flash FS ¿ Interfaces o JTAG o UART o SPI o Consola de debug/operacion ¿ Watchdog ¿ Herramientas de debug ¿ Memoria dinámica Tema 8: Optimización de SW en Sistemas Embebidos (2h) ¿ Memoria vs Rendimiento ¿ Coste vs Facilidad en el desarrollo ¿ Requisitos HW ¿ Optimización de Memoria o Compactación de estructuras de datos o Datos en memorias compartidas o Asignación de memoria (linker script) o Reutilización de memoria o Implementación de subsets de librerías (matemáticas, libc¿) ¿ Optimización de rendimiento o Aritmética de punto fijo o Uso de ensamblador. o Re-escritura de código para uso de HW específico (DSP) o DMA Tema 9: Análisis de fallos en Sistemas Embebidos (2h) ¿ Requisitos HW ¿ JTAG ¿ Unit Tests ¿ Logs (serial, ethernet, files¿). ¿ Debug Buffers ¿ CPU Trace buffer ¿ Memory dumps ¿ Análisis de problemas en tiempo. Profiling ¿ Parseo y visualización de datos. ¿ Debug en sistemas multiprocesador LABORATORIO: La duración de cada laboratorio será de 1,5h: Laboratorio 1: Diseño de la arquitectura de un sistema embebido ¿ Requisitos ¿ Arquitectura y codiseño HW/SW ¿ Ventajas y desventajas de las distintas opciones en cuanto a coste, facilidad de desarrollo, rendimiento, etc. Laboratorio 2: Máquina virtualizada para desarrollo ¿ Virtualizac [DESCRIPCION3] => ión de la plataforma de diseño (Docker) ¿ Herramientas de desarrollo (GNU) ¿ Sistema de control de versiones (GIT) ¿ Unit tests (Google Test) ¿ Análisis Estático de Código (CppCheck) ¿ Cobertura de testeo (Gcov) ¿ Análisis dinámico de Código (Valgrind/Electric Fence) Laboratorio 3: Implementación de plataforma SW independiente de la aplicación sobre un simulador de RTOS Laboratorio 4: Implementación de utilidades para debug (I) Laboratorio 5: Implementación de utilidades para debug (I) Laboratorio 6: Implementación de Mock para simular un HW especifico Laboratorio 7: Implementación de una aplicación real time ejemplo sobre la plataforma anterior (I) Laboratorio 8: Implementación de una aplicación real time ejemplo sobre la plataforma anterior (II) Laboratorio 9: Debug funcional de la aplicación Laboratorio 10: Análisis de rendimiento y uso de memoria [DESCRIPCION1_VAL] => Tema 1: Introducció als sistemes embeguts (1h) Conceptes bàsics dels sistemes embeguts. Característiques diferencials Tipus de sistemes embeguts Aplicacions dels sistemes embeguts Seguretat dels sistemes embeguts Tema 2: Llenguatges de programació per a sistemes embeguts (1h) Llenguatges de baix nivell per a sistemes embeguts. Assemblador Llenguatges d'alt nivell per a sistemes embeguts. C i eines de compilació. Llenguatges de scripting útils Interfície entre diferents llenguatges de programació Tema 3: Arquitectures SW/HW per a sistemes embeguts (1h) CPUs Memòries Hosted/Hostless Flaix/Flashless SDK i API de clients EVKs Tema 4: Desenvolupament de programari per a sistemes embeguts (1h) Cicle de vida del desenvolupament de programari per a sistemes embeguts Metodologies agiles de desenvolupament de programari per a sistemes embeguts Eines de desenvolupament de programari per a sistemes embeguts Tema 5: Descripció de característiques desitjables del flux de desenvolupament (2h) Reduccion del Time-to-market Definició de requisits o Funcionals o Temporals o Cost o Etc. Arquitectura de Sistema Co-disseny HW/SW o Plataformes de proves HW/SW Simulacions Emuladors FPGAs o Definició d'interfícies HW/SW o HW drivers o Procés de `bringup Test Driven Development (TDD) Control de versions (SCM) Gestió de tasques i errors en projectes (Agile + Jira) Tests de Sistema Sistemes d'Integració Contínua Test benches Documentació Tema 6: Disseny de programari per a sistemes embeguts (3h) SW product line: HW and SW configurations Arquitectura SW de capes, components i interfícies o Disseny per al re-use o Capes d'abstracció, HAL, OSAL. o Codi independent d'aplicació o Codi dependent d'aplicació o Components de tercers i qüestions legals Disseny per a compatibilitat cap endarrere Disseny escalable Ús extensiu de tecnicas de programacion defensiva (assert) o Revisió mèdica de hard/soft deadlines o Xec [DESCRIPCION2_VAL] => o de problemes amb la memòria (overwrites, stack overflows, etc) Sistemes operatius de temps real (RTOS) o Configuracion o Threads i prioritats o Interrupcions o Timers o Stacks o Primitives de comunicacion o Aplicacions multiprocessador o Utilitats de debug i analisis del rendiment o Problemes recurrents: Thread preemption Temps de resposta a interrupcions Inversion de prioritats Tipus de Components o HOST SW: drivers, apps, libs o Microprogramari: dev, prod, BIST, loader o Eines i scripts o Interface públics / privats Tema 7: Funcionalitats usuals en sistemes embeguts (2h) Configuració especifica del producte o Producció o Remota SW upgrades SDK per a estendre/canviar funcionalitat Flaix FS Interfícies o JTAG o UART o SPI o Consola de debug/operacion Watchdog Eines de debug Memòria dinàmica Tema 8: Optimització de SW en Sistemes Embeguts (2h) Memòria vs Rendiment Cost vs Facilitat en el desenvolupament Requisits HW Optimització de Memòria o Compactació d'estructures de dades o Dades en memòries compartides o Assignació de memòria (linker script) o Reutilització de memòria o Implementació de subsets de llibreries (matemàtiques, libc) Optimització de rendiment o Aritmètica de punt fix o Ús d'assemblador. o Re-escriptura de codi per a ús de HW específic (DSP) o DMA Tema 9: Anàlisi de fallades en Sistemes Embeguts (2h) Requisits HW JTAG Unit Tests Logs (serial, ethernet, files). Debug Buffers #CPU Trace buffer Memory dumps Anàlisi de problemes en temps. Profiling Analitze i visualització de dades. Debug en sistemes multiprocessador LABORATORI: La duració de cada laboratori serà de 1,5h: Laboratori 1: Disseny de l'arquitectura d'un sistema embegut Requisits Arquitectura i codiseño HW/SW Avantatges i desavantatges de les diferents opcions quant a cost, facilitat de desenvolupament, rendiment, etc. Laboratori 2: Màquina virtualizada per a desenvolupament [DESCRIPCION3_VAL] => Virtualizació de la plataforma de disseny (Docker) Eines de desenvolupament (GNU) Sistema de control de versions (GIT) Unit tests (Google Test) Anàlisi Estàtica de Codi (CppCheck) Cobertura de testatge (Gcov) Anàlisi dinàmica de Codi (Valgrind/Electric Fence) Laboratori 3: Implementació de plataforma SW independent de l'aplicació sobre un simulador de RTOS Laboratori 4: Implementació d'utilitats per a debug (I) Laboratori 5: Implementació d'utilitats per a debug (I) Laboratori 6: Implementació de Mock per a simular un HW especifique Laboratori 7: Implementació d'una aplicació real estafe exemple sobre la plataforma anterior (I) Laboratori 8: Implementació d'una aplicació real time exemple sobre la plataforma anterior (II) Laboratori 9: Debug funcional de l'aplicació Laboratori 10: Anàlisi de rendiment i ús de memòria [ORDEN] => 15 ) [1] => Array ( [CODIGO_CURSO] => 24813150/24811240 [AÑO_CURSO] => 36 [CODIGO] => 4 [NOMBRE_MATERIA] => Control de calidad (QA) en sistemas embebidos (S2) [NOMBRE_MATERIA_VAL] => Control de qualitat (QA) en sistemes embeguts (S2) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (15h) Tema 0: Conceptos de validación y aseguramiento de la calidad (QA) ¿ Modelo en V ¿ Requisitos ¿ Pruebas ¿ Depuración y defectos ¿ Conceptos de CI y de CD (Continuous Integration & Continuous Delivery) Tema 1: Definición de requisitos ¿ Requisitos hardware ¿ Requisitos software ¿ Requisitos de sistema ¿ Herramientas de gestión de requisitos Tema 2: Definición de prueba a partir de requisitos ¿ Herramientas existentes vs propias ¿ Tipos de pruebas (caja negra, caja blanca, funcionales, no funcionales...) ¿ Definición de indicadores clave de rendimiento (KPI) a partir de requisitos ¿ Definición de criterios de aceptación ¿pass/fail¿ Tema 3: Introducción a la validación de sistemas embebidos ¿ Validación de sistemas embebidos vs sistemas software: ¿ Disponibilidad de recursos ¿ Tiempos de ejecución ¿ Posibilidad de automatización ¿ Definición de sistema bajo prueba ¿ Interacción con el sistema bajo prueba Tema 4: Ejecución y automatización de pruebas ¿ Definición de bancos de prueba ¿ Pruebas automáticas vs manuales: Por qué automatizar ¿ Automatización: ¿ Codificación: Control de cambios ¿ Instrumentación ¿ Ejecución ¿ Informes ¿ Herramientas: ¿ Lenguajes de programación para pruebas automáticos ¿ Herramientas para registrar progreso de pruebas ¿ Frameworks de prueba ¿ Recolección organizada de datos para informe de defectos Tema 5: Defectos ¿ Qué es un defecto y cómo identificarlos ¿ Cómo reportar un defecto correctamente ¿ Herramientas de informe y trazabilidad de defectos Tema 6: CI para productos embebidos ¿ Qué ofrece una herramienta de CI en la validación de productos embebidos: ¿ Definición de trabajos fácilmente repetibles ¿ Distribución de los trabajos entre hardware disponible ¿ Ventajas de tener un CI automatizado: ¿ Optimización de tiempo maquina ¿ Distribución de recursos ¿ Informes de resultados automáticos ¿ Gestión de bancos de prueba: ¿ Coexistencia entre automatización y uso manual de recursos ¿ Interacción de los componentes de un [DESCRIPCION2] => entorno de CI ¿ Herramientas habituales de CI: ¿ Jenkins, Teamcity, Jira Workflow Tema 7: Obtención y análisis de indicadores clave de rendimiento (KPI) ¿ KPI relacionados con el producto: ¿ Rendimiento ¿ Estabilidad ¿ Repetibilidad ¿ KPI relacionados con el entorno de CI: ¿ Cobertura de requisitos ¿ Tiempo entre detección de defecto y el arreglo ¿ Uso de recursos ¿ LABORATORIO (15h) Laboratorio 1: Definir requisitos a partir de una descripción breve de un producto. Laboratorio 2: Definición de pruebas a partir de requisitos. Plan de prueba. Laboratorio 3: Ejecución manual de un plan de prueba. Pruebas exploratorias. Laboratorio 4: Automatización de las pruebas definidas. Laboratorio 5: Identificación y reporte de defectos a partir de los resultados de las pruebas. Laboratorio 6: Creación de un entorno CI completo. Laboratorio 7: Definición de KPI a partir de requisitos y resultados de las pruebas. [DESCRIPCION3] => [DESCRIPCION1_VAL] => TEORIA (15h) Tema 0: Conceptes de validació i assegurament de la qualitat (QA) Model en V Requisits Proves Depuració i defectes Conceptes de CI i de #CD (Continuous Integration & Continuous Delivery) Tema 1: Definició de requisits Requisits maquinari Requisits programari Requisits de sistema Eines de gestió de requisits Tema 2: Definició de prova a partir de requisits Eines existents vs pròpies Tipus de proves (caixa negra, caixa blanca, funcionals, no funcionals...) Definició d'indicadors clau de rendiment (KPI) a partir de requisits Definició de criteris d'acceptació pass/fail Tema 3: Introducció a la validació de sistemes embeguts Validació de sistemes embeguts vs sistemes programari: Disponibilitat de recursos Temps d'execució Possibilitat d'automatització Definició de sistema sota prova Interacció amb el sistema baix prova Tema 4: Execució i automatització de proves Definició de bancs de prova Proves automàtiques vs manuals: Per què automatitzar Automatització: Codificació: Control de canvis Instrumentació Execució Informes Eines: Llenguatges de programació per a proves automàtics Eines per a registrar progrés de proves Frameworks de prova Recol·lecció organitzada de dades per a informe de defectes Tema 5: Defectes Què és un defecte i com identificar-los Com reportar un defecte correctament Eines d'informe i traçabilitat de defectes Tema 6: CI per a productes embeguts Què ofereix una eina de CI en la validació de productes embeguts: Definició de treballs fàcilment repetibles Distribució dels treballs entre maquinari disponible Avantatges de tindre un CI automatitzat: Optimització de temps maquina Distribució de recursos Informes de resultats automàtics Gestió de bancs de prova: Coexistència entre automatització i ús manual de recursos Interacció dels components d'un [DESCRIPCION2_VAL] => entorn de CI Eines habituals de CI: Jenkins, Teamcity, Jira Workflow Tema 7: Obtenció i anàlisi d'indicadors clau de rendiment (KPI) KPI relacionats amb el producte: Rendiment Estabilitat Repetibilidad KPI relacionats amb l'entorn de CI: Cobertura de requisits Temps entre detecció de defecte i l'arranjament Ús de recursos LABORATORI (15h) Laboratori 1: Definir requisits a partir d'una descripció breu d'un producte. Laboratori 2: Definició de proves a partir de requisits. Pla de prova. Laboratori 3: Execució manual d'un pla de prova. Proves exploratòries. Laboratori 4: Automatització de les proves definides. Laboratori 5: Identificació i reporte de defectes a partir dels resultats de les proves. Laboratori 6: Creació d'un entorn CI complet. Laboratori 7: Definició de KPI a partir de requisits i resultats de les proves. [DESCRIPCION3_VAL] => [ORDEN] => 16 ) [2] => Array ( [CODIGO_CURSO] => 24813150/24811240 [AÑO_CURSO] => 36 [CODIGO] => 3 [NOMBRE_MATERIA] => Sistemas operativos en tiempo real (S3) [NOMBRE_MATERIA_VAL] => Sistemes operatius en temps real (S3) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (10h) ¿ Conceptos generales de arquitectura de computadores o La arquitectura (ISA: Instruction Set Architecture) ¿ Diferencias entre CISC y RISC o La CPU (Unidad Central de Proceso) ¿ Unidad de control ¿ ALU (Unidad Aritmético-Lógica) ¿ Buses ¿ Cache de instrucciones ¿ Pipelining ¿ Registros o Cores o Memoria (ROM, RAM) ¿ Memoria caché o Periféricos de entrada/salida ¿ Interrupciones o Microcontroladores ¿ Conceptos generales de software o Lenguajes de programación ¿ Relación entre juego de instrucciones, código objeto y lenguaje ensamblador o Tipos de archivo ejecutable o Compiladores o El linker o enlazador ¿ Linker scripts y scatter files o Memoria estática y dinámica ¿ El stack y el heap o El cargador de arranque o bootloader ¿ Tiempo real y conceptos de RTOS o RTOS vs GPOS ¿ Latency o RTOS vs ¿bare-metal¿ (¿super loop¿) o Kernel / Scheduler ¿ preemptive time-slicing ¿ cooperative time-slicing ¿ Tick, Idle task, Ticless idle o Interrupciones hardware y software o Tareas e hilos ¿ thread stack ¿ prioridades o Paralelismo y concurrencia ¿ Sección Crítica ¿ Semáforos, mutex y operaciones atómicas ¿ Colas de mensajes o otros mecanismos ¿ Condition variables ¿ Problemas clásicos ¿ productor/consumidor ¿ condición de carrera ¿ inversión de prioridades o Procesadores multi-core ¿ SMP (Symetric Multi-Processing) ¿ AMP (Asymmetric Multi-Processing) o Comunicación entre tareas ¿ Análisis de los RTOS más comúnmente usados o FreeRTOS o MicroC/OS-II (uCOS) o ThreadX o RTEMS o Zephyr o VxWorks ¿ RTOS en FPGAs o Procesadores softcore. Ejemplos ¿ Xilinx Microblaze ¿ Tensilica Xtensa ¿ Implementaciones RISC-V (Mi-V RV32, NEORV32, FEMTORV32) LABORATORIO (20h) Proyecto de un pequeño sistema controlado por RTOS: Control de un ventilador accionado por motor DC (PWM) de forma automática mediante sensor de temperatura y controlable mediante comandos por Ethernet. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => TEORIA (10h) Conceptes generals d'arquitectura de computadors o L'arquitectura (ISA: Instruction Set Architecture) Diferències entre CISC i RISC o La #CPU (Unitat Central de Procés) Unitat de control ALU (Unitat Aritmètic-Lògica) Busos Cache d'instruccions Pipelining Registres o Cores o Memòria (#ROM, #RAM) Memòria caixet o Perifèrics d'entrada/eixida Interrupcions o Microcontroladors Conceptes generals de programari o Llenguatges de programació Relació entre joc d'instruccions, codi objecte i llenguatge assemblador o Tipus d'arxiu executable o Compiladors o El linker o enlazador Linker scripts i scatter files o Memòria estàtica i dinàmica El stack i el heap o El carregador d'arrencada o bootloader Temps real i conceptes de RTOS o RTOS vs GPOS Latency o RTOS vs bare-metall (super loop) o Kernel / Scheduler preemptive estafe-slicing cooperative estafe-slicing Tick, Aneu-li task, Ticless aneu-li o Interrupcions maquinari i programari o Tasques i fils thread stack prioritats o Paral·lelisme i concurrència Secció Crítica Semàfors, mutex i operacions atòmiques Cues de missatges o altres mecanismes Condition variables Problemes clàssics productor/consumidor condició de carrera inversió de prioritats o Processadors multi-core SMP (Symetric Multi-Processing) AMP (Asymmetric Multi-Processing) o Comunicació entre tasques Anàlisis dels RTOS més comunament usats o FreeRTOS o MicroC/US-II (uCOS) o ThreadX o RTEMS o Zephyr o VxWorks RTOS en FPGAs o Processadors softcore. Exemples Xilinx Microblaze Tensilica Xtensa Implementacions RISC-V (La meua-V RV32, NEORV32, FEMTORV32) LABORATORI (20h) Projecte d'un xicotet sistema controlat per RTOS: Control d'un ventilador accionat per motor #DC (PWM) de manera automàtica mitjançant sensor de temperatura i controlable mitjançant comandos per Ethernet. [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 17 ) [3] => Array ( [CODIGO_CURSO] => 24813150/24811240 [AÑO_CURSO] => 36 [CODIGO] => 1 [NOMBRE_MATERIA] => Proyecto industrial en microelectrónica [NOMBRE_MATERIA_VAL] => Projecte industrial en microelectrònica [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Los contenidos del "Proyecto Industrial en Microelectrónica" serán diferentes dependiendo de los objetivos concretos del proyecto a realizar. Pueden ser objeto de tema de aquellos que sean propios de los estudios del título. En particular, se podrán proyectar toda clase de sistemas y dispositivos microelectrónicos por cuantos procedimientos permita realizar la ingeniería actual. También podrá ser objeto del Proyecto Industrial en Microelectrónica los trabajos de investigación y desarrollo, y el modelado teórico o numérico de los dispositivos, circuitos o sistemas microelectrónicos. Se podrán considerar asimismo los estudios relacionados con los contenidos del título relativos a equipos, fábricas, instalaciones, servicios o su planificación, gestión o explotación. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => Els continguts del "Projecte Industrial en Microelectrònica" seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema d'aquells que siguen propis dels estudis del títol. En particular, es podran projectar tota classe de sistemes i dispositius microelectrónics per quants procediments permeta realitzar l'enginyeria actual. També podrà ser objecte del Projecte Industrial en Microelectrònica els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrónics. Es podran considerar així mateix els estudis relacionats amb els continguts del títol relatius a equips, fàbriques, instal·lacions, serveis o la seua planificació, gestió o explotació. [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 18 ) ) [professors] => Array ( [0] => Array ( [DNI] => emp311201 [NOMBRE_PERSONA] => María Teresa [APELLIDOS] => Bacete Castelló [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Site Director. Maxlinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [1] => Array ( [DNI] => uni8950 [NOMBRE_PERSONA] => Javier [APELLIDOS] => Calpe Maravilla [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H1225 [EMAIL_FACULTAD] => calpe@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [2] => Array ( [DNI] => emp65383 [NOMBRE_PERSONA] => Miguel [APELLIDOS] => Chanca Martín [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => IC Lead. Robert Bosch [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [3] => Array ( [DNI] => emp449370 [NOMBRE_PERSONA] => Francisco [APELLIDOS] => Escuder Roberto [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Responsable de software. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [4] => Array ( [DNI] => emp449372 [NOMBRE_PERSONA] => Luis Alfonso [APELLIDOS] => Espinosa Ortega [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Firmware. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [5] => Array ( [DNI] => emp449371 [NOMBRE_PERSONA] => José Luis [APELLIDOS] => García Navas [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de calidad de software. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [6] => Array ( [DNI] => emp448952 [NOMBRE_PERSONA] => Francisco Javier [APELLIDOS] => Jiménez Marquina [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director de Ingeniería.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [7] => Array ( [DNI] => uni55806 [NOMBRE_PERSONA] => Fernando [APELLIDOS] => Pardo Carpio [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Informàtica. Universitat de València [CARGO_FACULTAD] => Catedrático/a de Universidad [NPI] => H1259 [EMAIL_FACULTAD] => pardo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [8] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [9] => Array ( [DNI] => emp449373 [NOMBRE_PERSONA] => Antonio Jesús [APELLIDOS] => Rubio Salcedo [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Verificación de Diseño. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [10] => Array ( [DNI] => emp448953 [NOMBRE_PERSONA] => Rafael [APELLIDOS] => Serrano-Gotarredona [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director General. ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [11] => Array ( [DNI] => uni56161 [NOMBRE_PERSONA] => Jesús [APELLIDOS] => Soret Medel [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H8351 [EMAIL_FACULTAD] => Jesus.Soret@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [direccio] => Array ( [0] => Array ( [0] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [1] => Array ( [0] => Array ( [DNI] => uni56161 [NOMBRE_PERSONA] => Jesús [APELLIDOS] => Soret Medel [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H8351 [EMAIL_FACULTAD] => Jesus.Soret@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [2] => Array ( [0] => Array ( [DNI] => emp448952 [NOMBRE_PERSONA] => Francisco Javier [APELLIDOS] => Jiménez Marquina [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director de Ingeniería.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) ) )

Dirección

Organizador: Escola Tècnica Superior d'Enginyeria (ETSE-UV)

Dirección: Abilio Candido Reig Escriva. Profesor/a Titular de Universidad. Departament d'Enginyeria Electrònica. Universitat de València.
Jesús Soret Medel. Profesor/a Titular de Universidad. Departament d'Enginyeria Electrònica. Universitat de València.
Francisco Javier Jiménez Marquina. Director de Ingeniería.MaxLinear.

¡Preinscríbete ya!

Solicita información

Responsable: Universitat de València. Edifici del Rectorat. Av. Blasco Ibáñez, 13. 46010-València.
Delegado de Protección de Datos: D. Javier Plaza Penadés lopd@uv.es
Finalidad: Enviar información relevante de cursos de postgrado.
Se obtienen perfiles al objeto de personalizar el trato conforme a sus características o necesidades y poder así dirigirle las novedades más convenientes.
Legitimación: Para el envío de información acerca de los Títulos Propios de la Universidad de València la base de legitimación es el consentimiento del interesado.
Destinatarios: Fundació Universitat-Empresa de Valéncia y Universitat de València.
Plazo: Los datos del Usuario serán conservados hasta que solicite su baja, se oponga o revoque su consentimiento.
Derechos: Acceder, rectificar y suprimir los datos así como otros derechos como se explica en la información adicional.
Amplíe información: www.adeituv.es/politica-de-privacidad.

FAQS
 
Imprimir información