Inicio > Àrea de Ciències i Tecnologia > Màster de Formació Permanent Multinacional en Microelectrònica

1a Edició - Codi 24811240

Array ( [CODIGO] => 24811240 [EDICION] => 1 [SITUACION] => Aprobado [SITUACION_BIS] => Pendiente [MATRICULA] => 0 [MATRICULA_2] => 0 [MATRICULA_3] => 0 [HORAS] => 60.00 [FECHA_INICIO] => 02/09/2024 [FECHA_FIN] => 27/06/2025 [LUGAR] => ETSE [NOMBRE_EMPRESA_ORGANIZADOR] => Escola Tècnica Superior d'Enginyeria (ETSE-UV) [FECHA_FIN_PREINSCRIPCION] => 12/07/2024 [AREA] => 8 [NOMBRE_EMPRESA_PATROCINADO] => [NOMBRE_EMPRESA_COLABORADOR] => [OBSERVACIONES_PREINSCRIPCION] => [TIPO_DOCENCIA] => Presencial [TIPO_DOCENCIA_1] => 1 [TIPO_DOCENCIA_2] => Presencial [AULA_VIRTUAL_ADEIT] => 0 [TIPO_CURSO] => Postgrado [TIPO_CURSO_1] => Título Propio de Pos [DIRECCION_URL] => [AÑO_CURSO] => 36 [URL_VIDEO] => [URL_FACEBOOK] => [URL_TWITTER] => [META_TITLE] => [META_DESCRIPTION] => [META_KEYWORDS] => [DIRECCION_CURSO_CORTO] => microelectronica [GESTOR_NOMBRE] => Mariam [GESTOR_APELLIDOS] => Conca [GESTOR_EMAIL] => marian.conca@fundacions.uv.es [ADMINISTRATIVO_NOMBRE] => David [ADMINISTRATIVO_APELLIDOS] => Siles [ADMINISTRATIVO_EMAIL] => david.siles@fundacions.uv.es [ES_INTERNO] => 1 [EMAIL_EXTERNO] => informacion@adeituv.es [PREINSCRIPCION_WEB] => 1 [URL_AULA_VIRTUAL] => [OFERTADO_OTRO] => 0 [ID_CURSO_OFERTADO] => 0 [DESCRIPCION_OFERTADO] => [TELEFONO_EXTERNO] => 96 160 3000 [MATRICULA_PDTE_APROBACION] => 1 [ID_IDIOMA] => 4 [PUBLICAR_WEB] => 1 [area_curs] => Àrea de Ciències i Tecnologia [NOMBRE_CURSO] => Màster de Formació Permanent Multinacional en Microelectrònica [TITULACION] => Màster de Formació Permanent [HORARIO] => Vesprades i dissabte [REQUISITOS_TITULACION] => Els perfils d'ingrés recomanat es correspondran als perfils formatius dels següents plans d'estudi a nivell de grau: Enginyeria Electrònica de Telecomunicació, Enginyeria en Tecnologies i Serveis de Telecomunicació, Enginyeria de Tecnologies de Telecomunicació, Enginyeria Electrònica Industrial, Enginyeria Electrònica i Automàtica Industrial, Enginyeria Electrònica Industrial i Automàtica, Informàtica Industrial i Robòtica, Enginyeria Informàtica, o graus, nacionals o estrangers, amb una alta afinitat als ací enumerats. També podrien considerar graduats en: Enginyeria de l'Energia, Enginyeria Aeroespacial, Enginyeria Telemàtica, Enginyeria Robòtica, Enginyeria Física, o títols afins. En menor mesura,es podrien considerar perfils científics tradicionals com a Grau en Física, Grau en Matemàtiques o Grau en Ciència de Dades. Es permetrà l'accés a l'estudiantat que li falte menys d'un 10% dels crèdits per a acabar els estudis de grau, de forma condicionada al fet que s'aproven durant el mateix curs acadèmic. Respecte al perfil personal de l'estudiant que millor s'adapta, correspon a persones que vulguen aprofundir amb rigor en els coneixements i les habilitats que es requereixen per a especialitzar-se en les àrees descrites per a l'orientació professional. Així haurien de tindre una afinitat amb la microelectrònica com a motor en amplis sectors socioeconòmics, i especialment, com a contribució essencial en sectors estratègics industrials. [REQUISITOS_OTROS] => [ARG_VENTA] => En els últims temps, les empreses del sector de la microelectrònica i els semiconductors han vist com les seues ofertes de treball quedaven sovint vacants per falta de persones amb la formació demandada per a llocs tan específics. Per tant, l'objectiu fonamental d'aquest Màster és oferir a l'ecosistema VaSiC perfils professionals amb les competències necessàries per a ser directament incorporats en les seues plantilles. [ARG_VENTA2] => [AÑO_CURSO_DESC] => [MODALIDAD_EVALUACION] => El centre responsable del Màster de Formació Permanent Multinacional en Microelectrònica és la Escola Tècnica Superior d'Enginyeria (ETSE), i s'impartirà de manera presencial, en castellà, en horari de vesprades i dissabte. La matrícula serà gratuïta. Aquest Màster propi es desenvolupa en 60 ECTS, entre els quals s'inclouen 6 de pràctiques en empresa i 9 de TFM, tots ells a desenvolupar en projectes en empreses de VaSiC. La primera meitat del màster consistirà en cinc assignatures fonamentals, de 6 ECTS cadascuna, on es presentaran continguts de Dispositius electrònics i fotònics, Disseny CMOS analògic, Disseny CMOS digital, Test i verificació i Sistemes embeguts. Aquests continguts seran impartits principalment per professorat de la ETSE. En la segona part, juntament amb les PdE i el TFM, l'alumnat podrà triar entre tres itineraris: Disseny microelectrónico avançat analògic i mixt, Disseny digital avançat i Sistemes-en-Xip (SoC). Per a això, es podran triar cinc asignautas optatives de 3 ECTS cadascuna entre nou possibles, i una de Seminaris. Aquestes asiganturas seran impartides en la seua pràctica totalitat per professorat especialista de les empreses de VaSiC. Totes les assignatures, tant les fonamentals com les optatives, inclouran continguts teòrics i continguts pràctics. L'alumnat disposarà d'ordinadors adequats amb les eines utilitzades en l'estàndard industrial per al desenvolupament i anàlisi dels sistemes que es proposen: Cadence, Synopsys, desenvolupament ARM, Matlab... També disposaran de l'instrumental necessari per al test i caracterització dels dispositius que s'estudien. Es preveuen pràctiques en sala blanca. [MODALIDAD_EVALUACION2] => [OBSERVACION_MATRICULA_1] => [OBSERVACION_MATRICULA_2] => [OBSERVACION_MATRICULA_3] => [SALIDA_PROFESIONAL] => Les eixides professionals previstes estan estretament vinculades als perfils més demandats en aquest àmbit, entre els quals es podrien destacar: Dissenyadors de sistema (arquitectura del xip, partició Hw/Sw, algorítmica, DSP...); desenvolupadors de flux de disseny digital; dissenyadors de processadors i memòries embegudes; dissenyadors analògics; dissenyadors RF i MMIC; enginyers de disseny físic (P&R); dissenyadors de dispositius (layout); enginyers d'estàndards; enginyers de microprogramari; enginyers de programari; enginyers de test; enginyers de qualitat i fiabilitat; enginyers d'embalatge (chiplet...); dissenyadors de sensors i MEMS; tecnòlegs; dissenyadors de dispositius optoelectrònics; dieñadores de PCBs; ... [CRITERIO_ADMISION] => Com a criteris generals, la direcció del Màster utilitzarà els següents aspectes per a valorar les sol·licituds dels alumnes: - Titulació (tenint en compte l'afinitat del mateix amb els continguts del Màster). - Expedient acadèmic. - Curriculum vitae (valorant els cursos rebuts, els mèrits d'investigació i l'experiència professional, relacionats amb els continguts del Màster). En el cas que la demanda d'estudiants siga superior a l'oferta i siga necessària una selecció dels estudiants, aquesta serà realitzada per la CCA del Màster d'acord amb criteris científics i acadèmics basats en la següent taula de ponderació: Formació de partida i títol amb el qual s'accedeix al Màster (els Graduats en Enginyeria Electrònica de Telecomunicació i els Graduats en Enginyeria Electrònica Industrial obtenen la màxima puntuació) 40% Qualificació mitjana de l'expedient de la titulació d'accés. 20% Curriculum vitae presentat (amb justificació documental de mèrits al·legats). Si es considera convenient es podrà realitzar una entrevista personal sobre els mèrits al·legats i la prioritat enfront d'altres màsters 40% [CRITERIO_ADMISION2] => [CRITERIO_ADMISION3] => [FORMACION_APRENDIZAJE] => S'identifiquen els següents: Dissenyar circuits integrats digitals, analògics i mixtos. Dissenyar i programar sistemes integrats en xip (SoC). Utilitzar sensors electroòptics en tecnologies CMOS i híbrides. Dissenyar, depurar i programar sistemes integrats multiprocessador complexos. Generar middleware i programari de sistemes integrats adaptats a la seua arquitectura. Dissenyar, programar i validar circuits i sistemes integrats d'aplicació específica. Verificar i testar circuits integrats utilitzant diferents tecnologies i eines. Dissenyar circuits integrats monolítics d'alta freqüència (MMIC). Capacitat de realitzar el disseny físic, optimització i caracterització de materials semiconductors i dispositius per a aplicacions microelectròniques integrades. Dissenyar sensors, transductors i circuits d'interfície i condicionament amb tecnologies MEMs i altres adequades per a la hibridació amb CMOS. Analitzar aspectes metodològics i aspectes d'assemblatge i encapsulat de sistemes electrònics i fotònics. Considerar competències de procés adequades en entorns de fabricació, testatge, assemblatge i encapsulat on es materialitzen els dissenys en les diferents tecnologies contemplades. Monitoritzar i realitzar controls de qualitat dels diferents processos d'una seqüència de fabricació de semiconductors a través de diferents tipus de metrologia (mesures elèctriques, òptiques, optoelectròniques, etc.). Gestionar i participar en processos de qualitat, fiabilitat i certificació. [FORMACION_APRENDIZAJE2] => [FORMACION_APRENDIZAJE3] => [ANO_CURSO_DESC] => Curs 2024/2025 [programa] => Array ( [0] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 3 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (36 horas) Tema 1. Fundamentos de Electrónica y Física de Semiconductores (6 horas). 1.1.Teoría de bandas y estructura cristalina. 1.2.Materiales semiconductores: propiedades ópticas y eléctricas. 1.3.La unión PN. Tema 2. Dispositivos electrónicos (12 horas). 2.1. Diodos. 2.2. Transistor BJT. 2.3. Transistor MOS. Tema 3. Dispositivos fotónicos (6 horas). 4.1. Fotodetectores. 4.2. Diodo LED y láser. 4.3. Dispositivos ópticos integrados. Tema 4. Tecnología microelectrónica (12 horas). 4.1. Crecimiento cristalino y depósito de capas delgadas. 4.2. Recubrimiento de obleas: oxidación, implantación iónica y difusión. 4.3. Litografía óptica. 4.4. Definición de patrones por ataque químico y plasma. LABORATORIO (24 horas) 1.Simulación y caracterización del diodo (3 horas). 2.Simulación y caracterización transistor BJT (3 horas). 3.Simulación y caracterización del transistor MOSFET (3 horas). 4.Implementación de un amplificador/conmutador (3 horas). 5.Caracterización dispositivos optoelectrónicos (6 horas). 6.Práctica/demo 1 sala gris (3 horas). 7. Práctica/demo 2 sala gris (3 horas). [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 1 ) [1] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 16 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (30h) 1. Introducción al diseño microelectrónico analógico 2. Diseño CMOS 3. Amplificadores CMOS monoetapa 4. Amplificadores CMOS diferenciales 5. Bloques básicos de diseño y circuitos de acondicionamiento 6. Amplificador operacional LABORATORIO (30h) 1. Introducción. Caracterización de transistores MOS. 2. Fuentes y espejos de corriente 3. Amplificadores monoetapa 4. Amplificadores diferenciales 5. Amplificador diferencial. Análisis preliminar. 6. Análisis paramétricos 7. Optimización y casos límite ("corners") 8. "Layout". Posicionado e interconexión. 9. Verificación del layout. DRC. LVS. 10. Extracción de parámetros. QRC. Xstream. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 2 ) [2] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 2 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Los contenidos de la teoría se han distribuido en 8 temas y un total de 3 ECTS. TEORIA (30h) Tema 1: El transistor MOS en conmutación. En este tema se estudian las características eléctricas básicas del transistor trabajando en conmutación. Se estudia la puerta básica inversora y Schmitt-Trigger. Tema 2: Puertas básicas CMOS y bloques combinacionales. Puertas NAND, NOR, XOR. Niveles de ruido. Decodificadores, codificadores, multiplexores, comparadores. Tema 3: Circuitos secuenciales CMOS. Latch y flip-flop. Registros de desplazamiento, contadores y otros bloques combinacionales. Máquinas de estados. Tema 4: Temporización. Estudio de los tiempos que intervienen en el camino de datos y en el reloj. Tema 5: Planificación de la alimentación. Dominios de alimentación. Circuitos mixtos analógicos y digitales. Tema 6: Planificación del Layout. Áreas en el layout. Diseño de I/O. Tema 7: Introducción a la síntesis lógica. Descripción del diseño, esquemas y lenguajes, VHDL y Verilog. Tema 8: Simulación y bancos de pruebas. Preparación del circuito para simulación. Diseño y especificación de los bancos de pruebas. LABORATORIO (30h) El laboratorio supone un total de 3 ECTS distribuidos en 10 prácticas de 0,3 ECTS cada una. Práctica 1: Puerta inversora CMOS, análisis estático y dinámico. En esta sesión se introduce el uso de las herramientas de CAD para el diseño de circuitos digitales CMOS. Se diseña una puerta inversora CMOS y se estudian sus características mediante la simulación eléctrica Spice. Se estudian las características estáticas y dinámicas. Práctica 2: Bloques combinacionales, análisis del camino de datos. En esta sesión se diseñan algunas puertas con las que se crean circuitos básicos para estudiar los efectos en las características dinámicas de las cargas, así como los retrasos introducidos por el número de etapas y la carga. Práctica 3: Bloques secuenciales, simulación de la frecuencia máxima. En esta sesión se diseña un circuito secuencial simple y se estudia l [DESCRIPCION2] => a frecuencia máxima de funcionamiento según diferentes circunstancias. Práctica 4: Introducción al layout full-custom. En esta sesión se estudia el funcionamiento de la herramienta de layout mediante la creación de un circuito combinacional básico. Se introducen los chequeos DRC y LVS. Práctica 5: Diseño mixto analógico/digital. En esta sesión se diseña y analiza un circuito mixto analógico/digital, prestando especial atención a los dominios de alimentación. Práctica 6: Extracción de propiedades y simulación post-layout. En esta sesión se implementa un circuito digital, se extraen sus propiedades a partir del layout y se simula, comparando los resultados pre y post layout. Práctica 7: Anillo I/O. En esta sesión se diseña el anillo de entrada/salida del chip con parte analógica y digital y separación de los dominios de alimentación. Práctica 8: Análisis de los elementos básicos de una biblioteca digital. En esta sesión se analiza un circuito digital construido a partir de elementos de una biblioteca digital. Práctica 9: Simulación digital En esta sesión se crea un circuito a partir de los elementos digitales de una biblioteca y se simula con un simulador digital. Práctica 10: Introducción a la síntesis lógica. En esta sesión se diseña un circuito sencillo utilizando un lenguaje de descripción hardware, se sintetiza generando el layout, se comprueba que coinciden layout y descripción y se simula. [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 3 ) [3] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 4 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Bloque I Test (15h) Teoría (6 h) Introducción Tipos de errores Tipos de tests Hardware Instrumentación Análisis de resultados Prácticas (9h) 1. Latch up en transistores / Caracterización térmica 2. Automatización de medidas 3. Análisis de datos (R/Matlab) Bloque II Verificación digital (45h) Introducción a Verificación Digital (6 h) Verificación Digital (DV): contexto dentro del flujo de diseño de un chip. Objetivos. Métricas de verificación. Coverage. Metodología de trabajo: vPlan, regresiones, bug reporting y bug tracking. Tests dirigidos, tests randomizados, inyección de errores, stress. Breve introducción a otras disciplinas en DV: verificación formal, emulación, DMS y AMS. Testeando el test. SystemVerilog para DV (9 h) Verilog y SystemVerilog. Interfaces. Conectando DUT y testbench. Glue logic. Tipos de datos. Clases y relación entre las clases, patrones de software. Tareas y funciones. Randomización y constraints. Estrategias de generación de estímulos. Hilos y comunicación entre procesos. Eventos, semáforos, mailboxes. Assertions. Definición de covergroups y coverpoints. Cross coverage. Sampling. Breve introducción a DPI. Ejemplos basados en casos reales. Introducción a UVM (15 h) Conceptos básicos de UVM (Universal Verification Methodology). Qué es una librería, un framework y por qué usarlo. Modularización y reusabilidad. Tipos de componentes: monitor, driver, agente, environment, scoreboard, testcase. Arquitectura del testbench. Interacciones entre los componentes: llamadas y agregación. Transacciones, secuencias y uso de puertos. Representación de registros. RAL. Prácticas (15 h) Práctica 1: vPlan. Verificación de un DUT con SystemVerilog y clases. Familiarización con las principales herramientas: compilador, simulador, visor de gráficas. Práctica 2 (*2 sesiones): verificación de un DUT con UVM. Generación de un testbench con todos los componentes. Generación de testcases dirigidos. Práctica 3: randomización y assertions con UVM. Generación de testcases randomizados. Constraints. [DESCRIPCION2] => Regresiones. Práctica 4: Coverage. Creación de covergroups y sampleo. Análisis de métricas. Familiarización con las herramientas de recolección de coverage y análisis de métricas. Consecución de 100% de functional coverage y code coverage. [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 4 ) [4] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 1 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (30h) Tema 1: Introducción al diseño de sistemas embebidos. Tema 2: Arquitectura de los sistemas embebidos. Tema 3: Comunicación procesador con lógica programable. Tema 4: Creación periféricos usuario. Tema 5: Entorno de desarrollo software. Tema 6: Desarrollo y depuración software. Tema 7: Revisión del diseño de sistemas embebidos en tiempo real. Tema 8: Arquitectura avanzada de un sistema embebido. Tema 9: Depuración del sistema embebido (HW/SW) utilizando Logic Analyzer. Tema 10: Interfaces de memoria en un sistema embebido. Tema 11: Manejo de interrupciones en sistemas en tiempo real. Tema 12: Estudio de baja latencia y alto ancho de banda. Tema 13: Configuración del procesador y creación de un Bootloader del sistema. Tema 14: Estudio del profiling y de la optimización de rendimiento de un sistema embebido. LABORATORIO (30h) Laboratorio 1: Diseño hardware de un sistema embebido básico. Laboratorio 2: Añadiendo IPs en la lógica programable. Laboratorio 3: Creando y añadiendo periféricos propios. Laboratorio 4: Escribiendo aplicaciones software básicas. Laboratorio 5: Depuración de software utilizando SDK. Laboratorio 6: Creación de un sistema embebido completo. Laboratorio 7: Depuración software/hardware usando Logic Analyzer. Laboratorio 8: Extendiendo el espacio de memoria con BRAM. Laboratorio 9: Acceso directo a memoria utilizando CDMA. Laboratorio 10: Creación de un Bootloader del sistema embebido. Laboratorio 11: Profiling y optimización de rendimiento en sistemas embebidos. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 5 ) [5] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 7 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Los contenidos de la materia serán diferentes dependiendo de la práctica concreta que se deba llevar a cabo. A continuación se relacionan de modo genérico las posibles actividades que pueden realizarse durante las prácticas externas: - Diseño microelectrónico analógico o mixto - Diseño microelectrónico digital - Test y verificación - Sistemas embebidos. Software y hardware - Diseño de layout - Diseño de sistemas electrónicos - Procesado digital de señal en sistemas VLSI - ... [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 6 ) [6] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 6 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Los contenidos del Trabajo Fin de Master serán diferentes dependiendo de los objetivos concretos del proyecto a realizar. Pueden ser objeto de tema de Trabajo Fin de Master todos aquellos que sean propios de los estudios del Master. En particular, se podrán proyectar toda clase de sistemas y dispositivos microelectrónicos por cuantos procedimientos permita realizar la ingeniería actual. También podrá ser objeto del Trabajo Fin de Master los trabajos de investigación y desarrollo, y el modelado teórico o numérico de los dispositivos, circuitos o sistemas microelectrónicos. Se podrán considerar asimismo como temas de Trabajo Fin de Master los estudios relacionados con los contenidos de la Titulación y relativos a equipos, fábricas, instalaciones, servicios o su planificación, gestión o explotación. Por tanto los contenidos de la materia serán diferentes dependiendo del trabajo fin de máster concreto que se haya seleccionado por el alumno. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 7 ) [7] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 8 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Aunque la lista de seminarios será dinámica, se proponen, en esta primera edición, los siguientes títulos: Fully Integrated Frequency Synthesizers: PLLs for Modern Wireless Communications Systems WiFi7 Physical layer transceiver design. An overview Clock Distribution for Modern RF ICs: an overview SW/HW codesign: FW architectures and development process during System On Chip design Digital verification: practical use case Business aspects in IC design Verification Medical applications Industrial applications Measurements [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 8 ) [8] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 14 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (12h) 1. Revisión de estructuras básicas de circuitos 2. Técnicas de control aplicadas en diseño microelectrónico analógico 3. Ruido 4. Técnicas de layout 5. Ejemplos prácticos de proyectos: referencias de voltaje 6. Ejemplos prácticos de proyectos: reguladores de voltaje LABORATORIO (18h) 1. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 1/3) 2. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 2/3) 3. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 3/3) 4. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 1/3) 5. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 2/3) 6. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 3/3) [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 9 ) [9] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 9 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (20h) 1.Introduction a sistemas de comunicación. 2.Componentes para desarrollo de bloques de radio frecuencia. - Extensión modelos RF - Mecanismos de degradación y releability - Líneas de transmisión integradas - encapsulado - Bobinas integradas y extensión de RF de componentes pasivos 3. Diseño amplificadores RF. - Introducción parámetros S - Criterios estabilidad - Topologías y amplificadores ganancia programable. 4.. Amplificadores de bajo ruido - topologías - técnicas cancelación ruido 5.Amplificadores de Potencia - topologías - mecanismos de degradación, SOA y electro migración 6.Mezcladores: - activos vs pasivos - técnicas mejora linealidad 7.Osciladores - osciladores de anillo. - osciladores LC. - Osciladores Colpits. - Osciladores controlados digitalmente. LABORATORIO (10h) P1. Diseño y simulación líneas de transmisión en inductancias P3. Selección punto de polarización de un transistor y Layout P4. Diseño Amplificador bajo ruido P5. Diseño y simulación de un Mezclador. P5. Diseño y Simulación de un VCO [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 10 ) [10] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 11 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA Tema 1: Circuitos de capacidades conmutadas (4h) Tema 2: Técnicas de compensación de offset, ruido de baja frecuencia y desapareamiento (4h) Tema 3: Convertidores de Nyquist (4h) Tema 4: Convertidores de sobremuestreo (4h) Tema 5: Sensores de temperatura integrados. (4h) Tema 6: Frontends para sensores capacitivos, resistivos o inductivos (4h) LABORATORIO Práctica 1: técnicas de simulación de circuitos en tiempo discreto (1.5h) Práctica 2: modelado de comportamiento de moduladores sigma-delta (1.5h) Práctica 3: diseño y simulación de circuitos SC para convertidores Sigma-Delta (1.5h) Práctica 4: diseño y simulación de un sensor de temperatura (1.5h) [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 11 ) [11] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 12 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (15h) Diseño Digital con System Verilog (8h) Codificación de diseños para síntesis. (2h) Codificación de Máquinas de Estado Finitas. (1h) Generación, procesado y distribución de relojes y resets (1.5h) Sincronización de datos entre dominios de reloj y dominios de reset (1.5h) Diseño de Bajo Consumo con UPF. Clock Gating, Power Gating, DVFS. (2h) Implementación Digital VLSI (7h) Introducción al Flujo de Implementación Digital (0.5h) Biblioteca de Celdas Digitales en Procesos de Fabricación Avanzados (0.5) Definición de Restricciones Temporales (1h) Síntesis (1h) Diseño para Test (1h) Emplazamiento y Rutado (1h) Análisis Temporal Estático (1h) Análisis de Consumo (1h) LABORATORIO (15h) Proyecto practico 1: Diseño RTL (Verilog) (7h) Codificación de diseños para síntesis Codificación de Máquinas de Estado Finitas Generación, procesado y distribución de relojes y resets Sincronización de datos entre dominios de reloj y dominios de reset Proyecto practico 2: implementación (6h) Síntesis Diseño para Test Emplazamiento y Rutado Proyecto practico 3: análisis (2h) Análisis Temporal Estático Análisis de Consumo [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 12 ) [12] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 13 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (18h) Tema 1: Introducción a funciones principales de un sistema de comunicaciones Tema 2: Adquisición de datos Tema 3: Cuantificación Tema 4: Filtros, interpoladores/diezmadores Tema 5: Modulación/Demodulación Tema 6: Optimización de Velocidad, Área y Consumo LABORATORIO (12h) Laboratorio 1: Arquitectura de un filtro FIR Laboratorio 2: Implementación de un filtro FIR Laboratorio 3: Simulación de un filtro FIR [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 13 ) [13] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 17 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORÍA (18h) Tema 1: Introducción (2h) - Diferencias entre uC/Cpu/Core - Principales fabricantes de CPU del mercado - Profundizar en la introducción del ARM M4-Cortex como Core de Referencia para el curso Tema 2: Cortex-M4 core (4h) - Características del core - Modelo de memoria - Registros de proposito general - Stacks - Niveles de acceso y modos de programación - Excepciones - Vector table - Fault handling - Instrumentation Trace Macrocell (ITM) - AHB Access Port (AHB-AP) - Bus Matrix Tema 3: Perifericos del ARM M4-Cortex (4h) - Nested Vectored Interrupt Controller (NVIC) - System Controll Block - System timer - Memory Protection Unit (MPU) - Floating-point unit Tema 4: Herramientas para programar un ARM M4-Cortex (3h) - Proceso de compilacion - Toolchain - Makefile - Startup file - Linker script Tema 5: Integración de una CPU en diferentes microcontroladores (2h) - ARM M4 por stm32f4 y texas - ARM M0 por rasberry pico y stm32m0 - Otros ejemplos... Tema 6: Interaccion del ARM M4-Cortex con los masters y esclavos del Stm32F4 (3h) - Arquitectura del sistem de un Stm32F4 - Organizacion de la memoria - Mapa de memoria LABORATORIO (12h) LAB1: Interacción con los registros de proposito general y de las configuraciones basicas LAB2: Cambios de contexto para Irq y Excepciones Vs Interacción funciones caller/callee LAB3: Creación de un Scheduler LAB4: Creación Startup file + linker script LAB5: Migrar todo lo realizado hasta ahora a la toolchain creando un makefile LAB6: Analisis de consumo de memoria [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 14 ) [14] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 10 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Tema 1: Introducción a los sistemas embebidos (1h) - Conceptos básicos de los sistemas embebidos. Características diferenciales - Tipos de sistemas embebidos - Aplicaciones de los sistemas embebidos - Seguridad de los sistemas embebidos Tema 2: Lenguajes de programación para sistemas embebidos (1h) - Lenguajes de bajo nivel para sistemas embebidos. Ensamblador - Lenguajes de alto nivel para sistemas embebidos. C y herramientas de compilación. - Lenguajes de scripting útiles - Interfaz entre diferentes lenguajes de programación Tema 3: Arquitecturas SW/HW para sistemas embebidos (1h) - CPUs - Memorias - Hosted/Hostless - Flash/Flashless - SDK y API de clientes - VKs Tema 4: Desarrollo de software para sistemas embebidos (1h) - Ciclo de vida del desarrollo de software para sistemas embebidos - Metodologías agiles de desarrollo de software para sistemas embebidos - Herramientas de desarrollo de software para sistemas embebidos Tema 5: Descripción de características deseables del flujo de desarrollo (2h) - Reduccion del Time-to-market - Definición de requisitos - Funcionales - Temporales - Coste - Etc. - Arquitectura de Sistema - Co-diseño HW/SW - Plataformas de pruebas HW/SW - Simulaciones - Emuladores - FPGAs - Definición de interfaces HW/SW - HW drivers - Proceso de bringup - Test Driven Development (TDD) - Control de versiones (SCM) - Gestión de tareas y errores en proyectos (Agile + Jira) - Tests de Sistema - Sistemas de Integración Continua - Test benches - Documentación Tema 6: Diseño de software para sistemas embebidos (3h) - SW product line: HW and SW configurations - Arquitectura SW de capas, componentes e interfaces - Diseño para el re-uso - Capas de abstracción, HAL, OSAL. - Código independiente de aplicación - Código dependiente de aplicación - Componentes de terceros y cuestiones legales - Diseño para compatibilidad hacia atrás - Diseño escalable - Uso extensivo de tecnicas de programacion defensiva (assert) - Chequeo de hard/soft deadlines - Chequeo de problemas con la memoria (overwrites, stack overflows, etc) [DESCRIPCION2] => - Sistemas operativos de tiempo real (RTOS) - Configuracion - Threads y prioridades - Interrupciones - Timers - Stacks - Primitivas de comunicacion - Aplicaciones multiprocesador - Utilidades de debug y analisis del rendimiento - Problemas recurrentes: - Thread preemption - Tiempo de respuesta a interrupciones - Inversion de prioridades - Tipos de Componentes - HOST SW: drivers, apps, libs - Firmware: dev, prod, BIST, loader - Herramientas y scripts - Interface públicos / privados Tema 7: Funcionalidades usuales en sistemas embebidos (2h) - Configuración especifica del producto - Producción - Remota - SW upgrades - SDK para extender/cambiar funcionalidad - Flash FS - Interfaces - JTAG - UART - SPI - Consola de debug/operacion - Watchdog - Herramientas de debug -Memoria dinámica Tema 8: Optimización de SW en Sistemas Embebidos (2h) - Memoria vs Rendimiento - Coste vs Facilidad en el desarrollo - Requisitos HW - Optimización de Memoria - Compactación de estructuras de datos - Datos en memorias compartidas - Asignación de memoria (linker script) - Reutilización de memoria - Implementación de subsets de librerías (matemáticas, libc¿) - Optimización de rendimiento - Aritmética de punto fijo - Uso de ensamblador. - Re-escritura de código para uso de HW específico (DSP) - DMA Tema 9: Análisis de fallos en Sistemas Embebidos (2h) - Requisitos HW - JTAG - Unit Tests - Logs (serial, ethernet, files¿). - Debug Buffers - CPU Trace buffer - Memory dumps - Análisis de problemas en tiempo. Profiling - Parseo y visualización de datos. - Debug en sistemas multiprocesador LABORATORIO: La duración de cada laboratorio será de 1,5h: Laboratorio 1: Diseño de la arquitectura de un sistema embebido - Requisitos - Arquitectura y codiseño HW/SW - Ventajas y desventajas de las distintas opciones en cuanto a coste, facilidad de desarrollo, rendimiento, etc. [DESCRIPCION3] => Laboratorio 2: Máquina virtualizada para desarrollo - Virtualización de la plataforma de diseño (Docker) - Herramientas de desarrollo (GNU) - Sistema de control de versiones (GIT) - Unit tests (Google Test) - Análisis Estático de Código (CppCheck) - Cobertura de testeo (Gcov) - Análisis dinámico de Código (Valgrind/Electric Fence) Laboratorio 3: Implementación de plataforma SW independiente de la aplicación sobre un simulador de RTOS Laboratorio 4: Implementación de utilidades para debug (I) Laboratorio 5: Implementación de utilidades para debug (I) Laboratorio 6: Implementación de Mock para simular un HW especifico Laboratorio 7: Implementación de una aplicación real time ejemplo sobre la plataforma anterior (I) Laboratorio 8: Implementación de una aplicación real time ejemplo sobre la plataforma anterior (II) Laboratorio 9: Debug funcional de la aplicación Laboratorio 10: Análisis de rendimiento y uso de memoria [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 15 ) [15] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 18 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (15h) Tema 0: Conceptos de validación y aseguramiento de la calidad (QA) - Modelo en V - Requisitos - Pruebas - Depuración y defectos - Conceptos de CI y de CD (Continuous Integration & Continuous Delivery) Tema 1: Definición de requisitos - Requisitos hardware - Requisitos software - Requisitos de sistema - Herramientas de gestión de requisitos Tema 2: Definición de prueba a partir de requisitos - Herramientas existentes vs propias - Tipos de pruebas (caja negra, caja blanca, funcionales, no funcionales...) - Definición de indicadores clave de rendimiento (KPI) a partir de requisitos - Definición de criterios de aceptación ¿pass/fail¿ Tema 3: Introducción a la validación de sistemas embebidos - Validación de sistemas embebidos vs sistemas software: - Disponibilidad de recursos - Tiempos de ejecución - Posibilidad de automatización - Definición de sistema bajo prueba - Interacción con el sistema bajo prueba Tema 4: Ejecución y automatización de pruebas - Definición de bancos de prueba - Pruebas automáticas vs manuales: Por qué automatizar - Automatización: - Codificación: Control de cambios - Instrumentación - Ejecución - Informes - Herramientas: - Lenguajes de programación para pruebas automáticos - Herramientas para registrar progreso de pruebas - Frameworks de prueba -Recolección organizada de datos para informe de defectos Tema 5: Defectos -Qué es un defecto y cómo identificarlos - Cómo reportar un defecto correctamente - Herramientas de informe y trazabilidad de defectos Tema 6: CI para productos embebidos - Qué ofrece una herramienta de CI en la validación de productos embebidos: - Definición de trabajos fácilmente repetibles - Distribución de los trabajos entre hardware disponible - Ventajas de tener un CI automatizado: - Optimización de tiempo maquina - Distribución de recursos - Informes de resultados automáticos - Gestión de bancos de prueba: - Coexistencia entre automatización y uso manual de recursos - Interacción de los componentes de un entorno de CI [DESCRIPCION2] => - Herramientas habituales de CI: - Jenkins, Teamcity, Jira Workflow Tema 7: Obtención y análisis de indicadores clave de rendimiento (KPI) - KPI relacionados con el producto: - Rendimiento - Estabilidad - Repetibilidad - KPI relacionados con el entorno de CI: - Cobertura de requisitos - Tiempo entre detección de defecto y el arreglo - Uso de recursos LABORATORIO (15h) Laboratorio 1: Definir requisitos a partir de una descripción breve de un producto. Laboratorio 2: Definición de pruebas a partir de requisitos. Plan de prueba. Laboratorio 3: Ejecución manual de un plan de prueba. Pruebas exploratorias. Laboratorio 4: Automatización de las pruebas definidas. Laboratorio 5: Identificación y reporte de defectos a partir de los resultados de las pruebas. Laboratorio 6: Creación de un entorno CI completo. Laboratorio 7: Definición de KPI a partir de requisitos y resultados de las pruebas. [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 16 ) [16] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 15 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (10h) Conceptos generales de arquitectura de computadores - La arquitectura (ISA: Instruction Set Architecture) Diferencias entre CISC y RISC - La CPU (Unidad Central de Proceso) Unidad de control ALU (Unidad Aritmético-Lógica) Buses Cache de instrucciones Pipelining Registros - Cores - Memoria (ROM, RAM) Memoria caché - Periféricos de entrada/salida Interrupciones - Microcontroladores Conceptos generales de software - Lenguajes de programación Relación entre juego de instrucciones, código objeto y lenguaje ensamblador - Tipos de archivo ejecutable - Compiladores - El linker o enlazador Linker scripts y scatter files - Memoria estática y dinámica El stack y el heap - El cargador de arranque o bootloader Tiempo real y conceptos de RTOS - RTOS vs GPOS Latency - RTOS vs ¿bare-metal¿ (¿super loop¿) - Kernel / Scheduler preemptive time-slicing cooperative time-slicing Tick, Idle task, Ticless idle - Interrupciones hardware y software - Tareas e hilos thread stack prioridades o Paralelismo y concurrencia Sección Crítica Semáforos, mutex y operaciones atómicas Colas de mensajes o otros mecanismos Condition variables Problemas clásicos productor/consumidor condición de carrera inversión de prioridades - Procesadores multi-core SMP (Symetric Multi-Processing) AMP (Asymmetric Multi-Processing) - Comunicación entre tareas Análisis de los RTOS más comúnmente usados - FreeRTOS - MicroC/OS-II (uCOS) - ThreadX - RTEMS - Zephyr - VxWorks RTOS en FPGAs - Procesadores softcore. Ejemplos Xilinx Microblaze Tensilica Xtensa Implementaciones RISC-V (Mi-V RV32, NEORV32, FEMTORV32) LABORATORIO (20h) Proyecto de un pequeño sistema controlado por RTOS: Control de un ventilador accionado por motor DC (PWM) de forma automática mediante sensor de temperatura y controlable mediante comandos por Ethernet. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 17 ) [17] => Array ( [CODIGO_CURSO] => 24811240 [AÑO_CURSO] => 36 [CODIGO] => 5 [NOMBRE_MATERIA] => [NOMBRE_MATERIA_VAL] => [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Los contenidos del "Proyecto Industrial en Microelectrónica" serán diferentes dependiendo de los objetivos concretos del proyecto a realizar. Pueden ser objeto de tema de aquellos que sean propios de los estudios del título. En particular, se podrán proyectar toda clase de sistemas y dispositivos microelectrónicos por cuantos procedimientos permita realizar la ingeniería actual. También podrá ser objeto del Proyecto Industrial en Microelectrónica los trabajos de investigación y desarrollo, y el modelado teórico o numérico de los dispositivos, circuitos o sistemas microelectrónicos. Se podrán considerar asimismo los estudios relacionados con los contenidos del título relativos a equipos, fábricas, instalaciones, servicios o su planificación, gestión o explotación. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 18 ) ) [professors] => Array ( [0] => Array ( [DNI] => emp339578 [NOMBRE_PERSONA] => Alejandro [APELLIDOS] => Acuña Muñoz [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Diseño Analógico. Maxlinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [1] => Array ( [DNI] => emp311201 [NOMBRE_PERSONA] => María Teresa [APELLIDOS] => Bacete Castelló [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Site Director. Maxlinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [2] => Array ( [DNI] => uni20835 [NOMBRE_PERSONA] => José Antonio [APELLIDOS] => Boluda Grau [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Informàtica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H3333 [EMAIL_FACULTAD] => jboluda@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [3] => Array ( [DNI] => uni8950 [NOMBRE_PERSONA] => Javier [APELLIDOS] => Calpe Maravilla [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H1225 [EMAIL_FACULTAD] => calpe@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [4] => Array ( [DNI] => emp65383 [NOMBRE_PERSONA] => Miguel [APELLIDOS] => Chanca Martín [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => IC Lead. Robert Bosch [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [5] => Array ( [DNI] => emp448970 [NOMBRE_PERSONA] => Fausto [APELLIDOS] => Codina Ferrús [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Senior Manager Layout. Analog Devices [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [6] => Array ( [DNI] => emp448971 [NOMBRE_PERSONA] => Enrique [APELLIDOS] => Company Bosch [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Analog Design Manager. Analog Devices [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [7] => Array ( [DNI] => emp449350 [NOMBRE_PERSONA] => Pablo [APELLIDOS] => Cruz Dato [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Digital Architect. Bosch. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [8] => Array ( [DNI] => emp449370 [NOMBRE_PERSONA] => Francisco [APELLIDOS] => Escuder Roberto [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Responsable de software. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [9] => Array ( [DNI] => emp449372 [NOMBRE_PERSONA] => Luis Alfonso [APELLIDOS] => Espinosa Ortega [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Firmware. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [10] => Array ( [DNI] => emp449310 [NOMBRE_PERSONA] => José Manuel [APELLIDOS] => García González [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Senior Principal design engineer. Ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [11] => Array ( [DNI] => emp449371 [NOMBRE_PERSONA] => José Luis [APELLIDOS] => García Navas [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de calidad de software. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [12] => Array ( [DNI] => uni55918 [NOMBRE_PERSONA] => Raimundo [APELLIDOS] => García Olcina [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H2398 [EMAIL_FACULTAD] => garolrai@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [13] => Array ( [DNI] => emp449331 [NOMBRE_PERSONA] => Marcos [APELLIDOS] => Hervás García [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Diseño Digital. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [14] => Array ( [DNI] => emp448952 [NOMBRE_PERSONA] => Francisco Javier [APELLIDOS] => Jiménez Marquina [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director de Ingeniería.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [15] => Array ( [DNI] => uni65385 [NOMBRE_PERSONA] => Jose Rafael [APELLIDOS] => Lajara Vizcaino [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Asociado de Universidad [NPI] => R9262 [EMAIL_FACULTAD] => lavizjo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [16] => Array ( [DNI] => emp449332 [NOMBRE_PERSONA] => Enrique [APELLIDOS] => Llorens Bufort [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Diseño Digital. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [17] => Array ( [DNI] => emp449351 [NOMBRE_PERSONA] => José Francisco [APELLIDOS] => Martí Martín [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Software/Firmware Design Engineer. Ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [18] => Array ( [DNI] => uni55806 [NOMBRE_PERSONA] => Fernando [APELLIDOS] => Pardo Carpio [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Informàtica. Universitat de València [CARGO_FACULTAD] => Catedrático/a de Universidad [NPI] => H1259 [EMAIL_FACULTAD] => pardo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [19] => Array ( [DNI] => uni65589 [NOMBRE_PERSONA] => Joaquin [APELLIDOS] => Perez Soler [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Ayudante/a Doctor/a [NPI] => N8108 [EMAIL_FACULTAD] => jopeso3@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [20] => Array ( [DNI] => emp449773 [NOMBRE_PERSONA] => Sebastien [APELLIDOS] => Poirier [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Principal engineer. Ams OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [21] => Array ( [DNI] => emp448972 [NOMBRE_PERSONA] => Ricardo [APELLIDOS] => Pureza Coimbra [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Principal Analog Design Engineer.Analog Devices [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [22] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [23] => Array ( [DNI] => emp448950 [NOMBRE_PERSONA] => Samuel [APELLIDOS] => Rodríguez Rodríguez [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Verificación.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [24] => Array ( [DNI] => emp449373 [NOMBRE_PERSONA] => Antonio Jesús [APELLIDOS] => Rubio Salcedo [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Verificación de Diseño. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [25] => Array ( [DNI] => emp448951 [NOMBRE_PERSONA] => Raul [APELLIDOS] => Sahuquillo Valle [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Verificación.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [26] => Array ( [DNI] => emp449314 [NOMBRE_PERSONA] => Rubén [APELLIDOS] => Salvador Edo [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Diseñador Digital de Circuitos.Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [27] => Array ( [DNI] => emp448953 [NOMBRE_PERSONA] => Rafael [APELLIDOS] => Serrano-Gotarredona [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director General. ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [28] => Array ( [DNI] => uni56161 [NOMBRE_PERSONA] => Jesús [APELLIDOS] => Soret Medel [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H8351 [EMAIL_FACULTAD] => Jesus.Soret@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [29] => Array ( [DNI] => uni79584 [NOMBRE_PERSONA] => Issac [APELLIDOS] => Suarez Alvarez [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => M2018 [EMAIL_FACULTAD] => isual@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [30] => Array ( [DNI] => emp449010 [NOMBRE_PERSONA] => Riccardo [APELLIDOS] => Tonietto [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Analog IC Designer. Bosch [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [31] => Array ( [DNI] => uni29903 [NOMBRE_PERSONA] => José Gabriel [APELLIDOS] => Torres País [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => I4058 [EMAIL_FACULTAD] => topaisjo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [32] => Array ( [DNI] => emp449312 [NOMBRE_PERSONA] => Ramón [APELLIDOS] => Tortosa Navas [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Principal Engineer. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [33] => Array ( [DNI] => emp449330 [NOMBRE_PERSONA] => Lucas [APELLIDOS] => Valentin García [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Algorithms and Machine Learning Engineer. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [direccio] => Array ( [0] => Array ( [0] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [1] => Array ( [0] => Array ( [DNI] => emp311201 [NOMBRE_PERSONA] => María Teresa [APELLIDOS] => Bacete Castelló [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Site Director. Maxlinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) ) )

Màster de Formació Permanent Multinacional en Microelectrònica

Dades generals
-
 Programa
+
 Direcció
+
 Professorat
+
 Metodologia
+
 Accés i Resultats d'Aprenentatge
+

Dades generals

Curs acadèmic: Curs 2024/2025

Tipus de curs: Màster de Formació Permanent

Nombre de crèdits: 60.00 Crèdits ECTS

Preinscripció al curs: Hasta el 12/07/2024

Data inici: Setembre 2024

Data fi: Juny 2025

Matrícula: 0 € (importe preu públic pendent d'aprovació pel Consell Social Universitat de València.)

Modalitat: Presencial

Lloc d'impartició: ETSE

Horari: Vesprades i dissabte

Més informació

Objectius del curs

En els últims temps, les empreses del sector de la microelectrònica i els semiconductors han vist com les seues ofertes de treball quedaven sovint vacants per falta de persones amb la formació demandada per a llocs tan específics. Per tant, l'objectiu fonamental d'aquest Màster és oferir a l'ecosistema VaSiC perfils professionals amb les competències necessàries per a ser directament incorporats en les seues plantilles.

Objectius professionals

Les eixides professionals previstes estan estretament vinculades als perfils més demandats en aquest àmbit, entre els quals es podrien destacar:

Leer más

Preinscripciò al curs

Solicita información

Responsable: Universitat de València. Edifici del Rectorat. Av. Blasco Ibáñez, 13. 46010-València.
Delegat de Protecció de Dades: D. Javier Plaza Penadés lopd@uv.es
Finalitat: Enviar informació rellevant de cursos de postgrau.
S'obtenen perfils a fi de personalitzar el tracte conforme a les seves característiques o necessitats i poder així dirigir-li les novetats més convenients.
Legitimació: Per a l'enviament d'informació sobre els títols propis de la Universitat de València la base de legitimació és el consentiment de l'interessat.
Destinataris: Fundació Universitat-Empresa de Valéncia and Universitat de València
Termini: Les dades de l'Usuari seran conservats fins que sol·liciti la seva baixa, s'oposi o revoqui el seu consentiment.
Drets: Accedir, rectificar i suprimir les dades així com altres drets com s'explica a la informació addicional.
Amplieu informació: www.adeituv.es/politica-de-privacidad.

FAQS
 
Imprimir la informaciò