Inicio > Àrea de Ciències i Tecnologia > Expert Universitari en Disseny Microelectrònic Digital Avançat

1a Edició - Codi 24813160/24811240

Array ( [CODIGO] => 24813160/24811240 [EDICION] => 1 [SITUACION] => Aprobado [SITUACION_BIS] => Pendiente [MATRICULA] => 0 [MATRICULA_2] => 0 [MATRICULA_3] => 0 [HORAS] => 15.00 [FECHA_INICIO] => 07/01/25 [FECHA_FIN] => 27/06/25 [LUGAR] => ETSE [NOMBRE_EMPRESA_ORGANIZADOR] => Escola Tècnica Superior d'Enginyeria (ETSE-UV) [FECHA_FIN_PREINSCRIPCION] => 13/12/24 [AREA] => 8 [NOMBRE_EMPRESA_PATROCINADO] => [NOMBRE_EMPRESA_COLABORADOR] => [OBSERVACIONES_PREINSCRIPCION] => [TIPO_DOCENCIA] => Presencial [TIPO_DOCENCIA_1] => 1 [TIPO_DOCENCIA_2] => Presencial [AULA_VIRTUAL_ADEIT] => 0 [TIPO_CURSO] => Postgrado [TIPO_CURSO_1] => Título Propio de Pos [DIRECCION_URL] => [AÑO_CURSO] => 36 [URL_VIDEO] => [URL_FACEBOOK] => [URL_TWITTER] => [META_TITLE] => [META_DESCRIPTION] => [META_KEYWORDS] => [DIRECCION_CURSO_CORTO] => microelectronica-digital [GESTOR_NOMBRE] => Mariam [GESTOR_APELLIDOS] => Conca [GESTOR_EMAIL] => marian.conca@fundacions.uv.es [ADMINISTRATIVO_NOMBRE] => David [ADMINISTRATIVO_APELLIDOS] => Siles [ADMINISTRATIVO_EMAIL] => david.siles@fundacions.uv.es [ES_INTERNO] => 1 [EMAIL_EXTERNO] => informacion@adeituv.es [PREINSCRIPCION_WEB] => 1 [URL_AULA_VIRTUAL] => [OFERTADO_OTRO] => 0 [ID_CURSO_OFERTADO] => 0 [DESCRIPCION_OFERTADO] => [TELEFONO_EXTERNO] => 96 160 3000 [MATRICULA_PDTE_APROBACION] => 0 [ID_IDIOMA] => 4 [PUBLICAR_WEB] => 1 [area_curs] => Àrea de Ciències i Tecnologia [NOMBRE_CURSO] => Expert Universitari en Disseny Microelectrònic Digital Avançat [TITULACION] => Expert Universitari [HORARIO] => [REQUISITOS_TITULACION] => Els perfils d'ingrés recomanat es correspondran als perfils formatius dels següents plans d'estudi a nivell de grau: Enginyeria Electrònica de Telecomunicació, Enginyeria en Tecnologies i Serveis de Telecomunicació, Enginyeria de Tecnologies de Telecomunicació, Enginyeria Electrònica Industrial, Enginyeria Electrònica i Automàtica Industrial, Enginyeria Electrònica Industrial i Automàtica, Informàtica Industrial i Robòtica, Enginyeria Informàtica, o graus, nacionals o estrangers, amb una alta afinitat als ací enumerats. En menor mesura, podrien #considerar graduats en: Enginyeria de l'Energia, Enginyeria Aeroespacial, Enginyeria Telemàtica, Enginyeria Robòtica, Enginyeria Física, o títols afins. En casos excepcionals, podrien #considerar perfils científics tradicionals com a Grau en Física, Grau en Matemàtiques o Grau en Ciència de Dades. Es permetrà l'accés a l'estudiantat que li falte menys d'un 10% dels crèdits per a acabar els estudis de grau, de forma condicionada al fet que s'aproven durant el mateix curs acadèmic. Respecte al perfil personal de l'estudiant que millor s'adapta, correspon a persones que vulguen aprofundir amb rigor en els coneixements i les habilitats que es requereixen per a #especialitzar en les àrees descrites per a l'orientació professional. Així haurien de tindre una afinitat amb la microelectrònica com a motor en amplis sectors socioeconòmics, i especialment, com a contribució essencial en sectors estratègics industrials. Perfils professionals del sector amb voluntat d'assentar, reorientar o complementar la seua formació també seran adequats per a aquest títol. [REQUISITOS_OTROS] => [ARG_VENTA] => En els últims temps, les empreses del sector de la microelectrònica i els semiconductors han vist com les seues ofertes de treball quedaven sovint vacants per falta de persones amb la formació demandada per a llocs tan específics. Per tant, l'objectiu fonamental d'aquest títol és oferir a l'ecosistema VaSiC perfils professionals amb les competències necessàries per a ser directament incorporats en les seues plantilles. [ARG_VENTA2] => [AÑO_CURSO_DESC] => Curs 2024/2025 [MODALIDAD_EVALUACION] => El centre responsable del Títol d'Expert en Disseny Microelectrónic Digital Avançat és la Escola Tècnica Superior d'Enginyeria (ETSE), i s'impartirà de manera presencial, en castellà, en horari de divendres i dissabte. La matrícula serà gratuïta. Aquest títol propi es desenvolupa en 15 ECTS, entre els quals s'inclouen 6 de projecte industrial en microelectrònica amb empresa, fonamentalment de VaSiC. Els continguts d'aquest títol seran impartits en la seua pràctica totalitat per professorat especialista de les empreses de VaSiC. Totes les assignatures, tant les fonamentals com les optatives, inclouran continguts teòrics i continguts pràctics. L'alumnat disposarà d'ordinadors adequats amb les eines utilitzades en l'estàndard industrial per al desenvolupament i anàlisi dels sistemes que es proposen: Cadence, Synopsys, desenvolupament ARM, Matlab... També disposaran de l'instrumental necessari per al test i caracterització dels dispositius que s'estudien. Es preveuen pràctiques en sala blanca. [MODALIDAD_EVALUACION2] => [OBSERVACION_MATRICULA_1] => [OBSERVACION_MATRICULA_2] => [OBSERVACION_MATRICULA_3] => [SALIDA_PROFESIONAL] => Les eixides professionals previstes estan estretament vinculades als perfils més demandats en aquest àmbit, entre els quals es podrien destacar: Dissenyadors de sistema (arquitectura del xip, partició Hw/Sw, algorítmica, DSP...); desenvolupadors de flux de disseny digital; dissenyadors de processadors i memòries embegudes; enginyers de disseny físic (P&R); dissenyadors de dispositius (layout); enginyers d'estàndards; enginyers de microprogramari; enginyers de programari; enginyers de test; enginyers de qualitat i fiabilitat; enginyers d'embalatge (chiplet...); dissenyadors de sensors i MEMS; tecnòlegs; dissenyadors de dispositius optoelectrònics; dissenyadors de PCBs; ... [CRITERIO_ADMISION] => Com a criteris generals, la direcció del Màster utilitzarà els següents aspectes per a valorar les sol·licituds dels alumnes: - Titulació (tenint en compte l'afinitat del mateix amb els continguts del Màster). - Expedient acadèmic. - Curriculum vitae (valorant els cursos rebuts, els mèrits d'investigació i l'experiència professional, relacionats amb els continguts del Màster). En el cas que la demanda d'estudiants siga superior a l'oferta i siga necessària una selecció dels estudiants, aquesta serà realitzada per la CCA del Màster d'acord amb criteris científics i acadèmics basats en la següent taula de ponderació: Formació de partida i títol amb el qual s'accedeix al Màster (els Graduats en Enginyeria Electrònica de Telecomunicacions i els Graduats en Enginyeria Electrònica Industrial obtenen la màxima puntuació) 40% Qualificació mitjana de l'expedient de la titulació d'accés. 20% Curriculum vitae presentat (amb justificació documental de mèrits al·legats). Si es considera convenient es podrà realitzar una entrevista personal sobre els mèrits al·legats i la prioritat del MOIE enfront d'altres màsters 40% [CRITERIO_ADMISION2] => [CRITERIO_ADMISION3] => [FORMACION_APRENDIZAJE] => S'identifiquen els següents: Dissenyar circuits integrats digitals, analògics i mixtos. Dissenyar, programar i validar circuits i sistemes integrats d'aplicació específica. Verificar i testar circuits integrats utilitzant diferents tecnologies i eines. Analitzar aspectes metodològics i aspectes d'assemblatge i encapsulat de sistemes electrònics i fotònics. Considerar competències de procés adequades en entorns de fabricació, testatge, assemblatge i encapsulat on es materialitzen els dissenys en les diferents tecnologies contemplades. Monitorar i realitzar controls de qualitat dels diferents processos d'una seqüència de fabricació de semiconductors a través de diferents tipus de metrologia (mesures elèctriques, òptiques, optoelectròniques, etc.). Gestionar i participar en processos de qualitat, fiabilitat i certificació. [FORMACION_APRENDIZAJE2] => [FORMACION_APRENDIZAJE3] => [ANO_CURSO_DESC] => Curs 2024/2025 [programa] => Array ( [0] => Array ( [CODIGO_CURSO] => 24813160/24811240 [AÑO_CURSO] => 36 [CODIGO] => 2 [NOMBRE_MATERIA] => Disseny microelectrónic digital avançat (D1) [NOMBRE_MATERIA_VAL] => Disseny microelectrónic digital avançat (D1) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (15h) Disseny Digital amb System Verilog (8h) Codificació de dissenys per a síntesis. (2h) Codificació de Màquines d'Estat Finites. (1h) Generació, processament i distribució de rellotges i resets (1.5h) Sincronització de dades entre dominis de rellotge i dominis de reset (1.5h) Disseny de Baix Consum amb #UPF. Clock Gating, Power Gating, DVFS. (2h) Implementació Digital VLSI (7h) Introducció al Flux d'Implementació Digital (0.5h) Biblioteca de Cel·les Digitals en Processos de Fabricació Avançats (0.5) Definició de Restriccions Temporals (1h) Síntesis (1h) Disseny per a Test (1h) Emplaçament i Rutado (1h) Anàlisi Temporal Estàtica (1h) Anàlisi de Consum (1h) LABORATORI (15h) Projecte practique 1: Disseny RTL (Verilog) (7h) Codificació de dissenys per a síntesis Codificació de Màquines d'Estat Finites Generació, processament i distribució de rellotges i resets Sincronització de dades entre dominis de rellotge i dominis de reset Projecte practique 2: implementació (6h) Síntesi Disseny per a Test Emplaçament i Rutado Projecte practique 3: anàlisi (2h) Anàlisi Temporal Estàtica Anàlisi de Consum [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => TEORIA (15h) Disseny Digital amb System Verilog (8h) Codificació de dissenys per a síntesis. (2h) Codificació de Màquines d'Estat Finites. (1h) Generació, processament i distribució de rellotges i resets (1.5h) Sincronització de dades entre dominis de rellotge i dominis de reset (1.5h) Disseny de Baix Consum amb #UPF. Clock Gating, Power Gating, DVFS. (2h) Implementació Digital VLSI (7h) Introducció al Flux d'Implementació Digital (0.5h) Biblioteca de Cel·les Digitals en Processos de Fabricació Avançats (0.5) Definició de Restriccions Temporals (1h) Síntesis (1h) Disseny per a Test (1h) Emplaçament i Rutado (1h) Anàlisi Temporal Estàtica (1h) Anàlisi de Consum (1h) LABORATORI (15h) Projecte practique 1: Disseny RTL (Verilog) (7h) Codificació de dissenys per a síntesis Codificació de Màquines d'Estat Finites Generació, processament i distribució de rellotges i resets Sincronització de dades entre dominis de rellotge i dominis de reset Projecte practique 2: implementació (6h) Síntesi Disseny per a Test Emplaçament i Rutado Projecte practique 3: anàlisi (2h) Anàlisi Temporal Estàtica Anàlisi de Consum [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 12 ) [1] => Array ( [CODIGO_CURSO] => 24813160/24811240 [AÑO_CURSO] => 36 [CODIGO] => 3 [NOMBRE_MATERIA] => Processament digital de senyal en dissenys VLSI (D2) [NOMBRE_MATERIA_VAL] => Processament digital de senyal en dissenys VLSI (D2) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (18h) Tema 1: Introducció a funcions principals d'un sistema de comunicacions Tema 2: Adquisició de dades Tema 3: Quantificació Tema 4: Filtres, interpoladors/diezmadores Tema 5: Modulació/Demodulación Tema 6: Optimització de Velocitat, Àrea i Consum LABORATORI (12h) Laboratori 1: Arquitectura d'un filtre FIR Laboratori 2: Implementació d'un filtre FIR Laboratori 3: Simulació d'un filtre FIR [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => TEORIA (18h) Tema 1: Introducció a funcions principals d'un sistema de comunicacions Tema 2: Adquisició de dades Tema 3: Quantificació Tema 4: Filtres, interpoladors/diezmadores Tema 5: Modulació/Demodulación Tema 6: Optimització de Velocitat, Àrea i Consum LABORATORI (12h) Laboratori 1: Arquitectura d'un filtre FIR Laboratori 2: Implementació d'un filtre FIR Laboratori 3: Simulació d'un filtre FIR [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 13 ) [2] => Array ( [CODIGO_CURSO] => 24813160/24811240 [AÑO_CURSO] => 36 [CODIGO] => 4 [NOMBRE_MATERIA] => Sistemas digitales integrados. MCU embebidos (D3) [NOMBRE_MATERIA_VAL] => Sistemas digitales integrados. MCU embebidos (D3) [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => TEORIA (18h) Tema 1: Introducció (2h) - Difrencias entre uC/Cpu/Core - Principals fabricants de #CPU del mercat - Aprofundir en la introducció del ARM M4-Cortex com Core de Referència per al curs Tema 2: Cortex-M4 core (4h) - Característiques del core - Model de memòria - Registres de proposito general - Stacks - Nivells d'accés i maneres de programació - Excepcions - Vector table - Fault handling - Instrumentation Trace Macrocell (ITM) - AHB Access Port (AHB-#AP) - Bus Matrix Tema 3: Perifericos del ARM M4-Cortex (4h) - Nested Vectored Interrupt Controller (NVIC) - System Controll Block - System timer - Memory Protection Unit (MPU) - Floating-point unit Tema 4: Eines per a programar un ARM M4-Cortex (3h) - Procés de compilacion - Toolchain - Makefile - Startup file - Linker script Tema 5: Integració d'una #CPU en diferents microcontroladors (2h) - ARM M4 per stm32f4 i texas - ARM M0 per rasberry pic i stm32m0 - Altres exemples... Tema 6: Interaccion del ARM M4-Cortex amb els màsters i esclaus del Stm32F4 (3h) - Arquitectura del sistem d'un Stm32F4 - Organizacion de la memòria - Mapa de memòria LABORATORI (12h) LAB1: Interacció amb els registres de proposito general i de les configuracions basicas LAB2: Canvis de context per a Irq i Excepcions Vs Interacció funciones caller/callee LAB3: Creació d'un Scheduler LAB4: Creació Startup file + linker script LAB5: Migrar tot el realitzat fins ara a la toolchain creant un makefile LAB6: Analisis de consum de memòria [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => TEORIA (18h) Tema 1: Introducció (2h) - Difrencias entre uC/Cpu/Core - Principals fabricants de #CPU del mercat - Aprofundir en la introducció del ARM M4-Cortex com Core de Referència per al curs Tema 2: Cortex-M4 core (4h) - Característiques del core - Model de memòria - Registres de proposito general - Stacks - Nivells d'accés i maneres de programació - Excepcions - Vector table - Fault handling - Instrumentation Trace Macrocell (ITM) - AHB Access Port (AHB-#AP) - Bus Matrix Tema 3: Perifericos del ARM M4-Cortex (4h) - Nested Vectored Interrupt Controller (NVIC) - System Controll Block - System timer - Memory Protection Unit (MPU) - Floating-point unit Tema 4: Eines per a programar un ARM M4-Cortex (3h) - Procés de compilacion - Toolchain - Makefile - Startup file - Linker script Tema 5: Integració d'una #CPU en diferents microcontroladors (2h) - ARM M4 per stm32f4 i texas - ARM M0 per rasberry pic i stm32m0 - Altres exemples... Tema 6: Interaccion del ARM M4-Cortex amb els màsters i esclaus del Stm32F4 (3h) - Arquitectura del sistem d'un Stm32F4 - Organizacion de la memòria - Mapa de memòria LABORATORI (12h) LAB1: Interacció amb els registres de proposito general i de les configuracions basicas LAB2: Canvis de context per a Irq i Excepcions Vs Interacció funciones caller/callee LAB3: Creació d'un Scheduler LAB4: Creació Startup file + linker script LAB5: Migrar tot el realitzat fins ara a la toolchain creant un makefile LAB6: Analisis de consum de memòria [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 14 ) [3] => Array ( [CODIGO_CURSO] => 24813160/24811240 [AÑO_CURSO] => 36 [CODIGO] => 1 [NOMBRE_MATERIA] => Projecte industrial en microelectrònica [NOMBRE_MATERIA_VAL] => Projecte industrial en microelectrònica [DESCRIPCION] => programa || programa2 || programa3 [DESCRIPCION1] => Els continguts del "Projecte Industrial en Microelectrònica" seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema d'aquells que siguen propis dels estudis del títol. En particular, es podran projectar tota classe de sistemes i dispositius microelectrónicos per quants procediments permeta realitzar l'enginyeria actual. També podrà ser objecte del Projecte Industrial en Microelectrònica els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrónicos. Es podran considerar així mateix els estudis relacionats amb els continguts del títol relatius a equips, fàbriques, instal·lacions, serveis o la seua planificació, gestió o explotació. [DESCRIPCION2] => [DESCRIPCION3] => [DESCRIPCION1_VAL] => Els continguts del "Projecte Industrial en Microelectrònica" seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema d'aquells que siguen propis dels estudis del títol. En particular, es podran projectar tota classe de sistemes i dispositius microelectrónicos per quants procediments permeta realitzar l'enginyeria actual. També podrà ser objecte del Projecte Industrial en Microelectrònica els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrónicos. Es podran considerar així mateix els estudis relacionats amb els continguts del títol relatius a equips, fàbriques, instal·lacions, serveis o la seua planificació, gestió o explotació. [DESCRIPCION2_VAL] => [DESCRIPCION3_VAL] => [ORDEN] => 18 ) ) [professors] => Array ( [0] => Array ( [DNI] => emp311201 [NOMBRE_PERSONA] => María Teresa [APELLIDOS] => Bacete Castelló [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Site Director. Maxlinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [1] => Array ( [DNI] => uni8950 [NOMBRE_PERSONA] => Javier [APELLIDOS] => Calpe Maravilla [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H1225 [EMAIL_FACULTAD] => calpe@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [2] => Array ( [DNI] => emp65383 [NOMBRE_PERSONA] => Miguel [APELLIDOS] => Chanca Martín [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => IC Lead. Robert Bosch [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [3] => Array ( [DNI] => emp449350 [NOMBRE_PERSONA] => Pablo [APELLIDOS] => Cruz Dato [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Digital Architect. Bosch. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [4] => Array ( [DNI] => emp449331 [NOMBRE_PERSONA] => Marcos [APELLIDOS] => Hervás García [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Diseño Digital. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [5] => Array ( [DNI] => emp448952 [NOMBRE_PERSONA] => Francisco Javier [APELLIDOS] => Jiménez Marquina [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director de Ingeniería.MaxLinear [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [6] => Array ( [DNI] => emp449332 [NOMBRE_PERSONA] => Enrique [APELLIDOS] => Llorens Bufort [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Ingeniero de Diseño Digital. MaxLinear Hispania, S.L. [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [7] => Array ( [DNI] => emp449351 [NOMBRE_PERSONA] => José Francisco [APELLIDOS] => Martí Martín [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Software/Firmware Design Engineer. Ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [8] => Array ( [DNI] => uni55806 [NOMBRE_PERSONA] => Fernando [APELLIDOS] => Pardo Carpio [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Informàtica. Universitat de València [CARGO_FACULTAD] => Catedrático/a de Universidad [NPI] => H1259 [EMAIL_FACULTAD] => pardo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [9] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [10] => Array ( [DNI] => emp449314 [NOMBRE_PERSONA] => Rubén [APELLIDOS] => Salvador Edo [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Diseñador Digital de Circuitos.Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [11] => Array ( [DNI] => emp448953 [NOMBRE_PERSONA] => Rafael [APELLIDOS] => Serrano-Gotarredona [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director General. ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [12] => Array ( [DNI] => uni56161 [NOMBRE_PERSONA] => Jesús [APELLIDOS] => Soret Medel [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H8351 [EMAIL_FACULTAD] => Jesus.Soret@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) [13] => Array ( [DNI] => emp449330 [NOMBRE_PERSONA] => Lucas [APELLIDOS] => Valentin García [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Algorithms and Machine Learning Engineer. Analog Devices, S.L.U [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [direccio] => Array ( [0] => Array ( [0] => Array ( [DNI] => uni15322 [NOMBRE_PERSONA] => Abilio Candido [APELLIDOS] => Reig Escriva [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Enginyeria Electrònica. Universitat de València [CARGO_FACULTAD] => Profesor/a Titular de Universidad [NPI] => H9057 [EMAIL_FACULTAD] => candid@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [1] => Array ( [0] => Array ( [DNI] => uni55806 [NOMBRE_PERSONA] => Fernando [APELLIDOS] => Pardo Carpio [PDI] => 1 [DEPARTAMENTO_FACULTAD] => Departament d'Informàtica. Universitat de València [CARGO_FACULTAD] => Catedrático/a de Universidad [NPI] => H1259 [EMAIL_FACULTAD] => pardo@uv.es [CARGO_EMPRESA] => [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) [2] => Array ( [0] => Array ( [DNI] => emp448953 [NOMBRE_PERSONA] => Rafael [APELLIDOS] => Serrano-Gotarredona [PDI] => 4 [DEPARTAMENTO_FACULTAD] => [CARGO_FACULTAD] => [NPI] => [EMAIL_FACULTAD] => [CARGO_EMPRESA] => Director General. ams-OSRAM [DIRECCION_URL_POSTGRADO] => [URL_LINKEDIN_POSTGRADO] => ) ) ) )

Expert Universitari en Disseny Microelectrònic Digital Avançat

Dades generals
+
 Programa
+
 Direcció
+
 Professorat
+
 Metodologia
+
 Accés i Resultats d'Aprenentatge
-

Requisits d'accés

Els perfils d'ingrés recomanat es correspondran als perfils formatius dels següents plans d'estudi a nivell de grau: Enginyeria Electrònica de Telecomunicació, Enginyeria en Tecnologies i Serveis de Telecomunicació, Enginyeria de Tecnologies de Telecomunicació, Enginyeria Electrònica Industrial, Enginyeria Electrònica i Automàtica Industrial, Enginyeria Electrònica Industrial i Automàtica, Informàtica Industrial i Robòtica, Enginyeria Informàtica, o graus, nacionals o estrangers, amb una alta afinitat als ací enumerats. En menor mesura, podrien #considerar graduats en: Enginyeria de l'Energia, Enginyeria Aeroespacial, Enginyeria Telemàtica, Enginyeria Robòtica, Enginyeria Física, o títols afins. En casos excepcionals, podrien #considerar perfils científics tradicionals com a Grau en Física, Grau en Matemàtiques o Grau en Ciència de Dades. Es permetrà l'accés a l'estudiantat que li falte menys d'un 10% dels crèdits per a acabar els estudis de grau, de forma condicionada al fet que s'aproven durant el mateix curs acadèmic. Respecte al perfil personal de l'estudiant que millor s'adapta, correspon a persones que vulguen aprofundir amb rigor en els coneixements i les habilitats que es requereixen per a #especialitzar en les àrees descrites per a l'orientació professional. Així haurien de tindre una afinitat amb la microelectrònica com a motor en amplis sectors socioeconòmics, i especialment, com a contribució essencial en sectors estratègics industrials. Perfils professionals del sector amb voluntat d'assentar, reorientar o complementar la seua formació també seran adequats per a aquest títol.

Criteris d'admissió

Com a criteris generals, la direcció del Màster utilitzarà els següents aspectes per a valorar les sol·licituds dels alumnes: - Titulació (tenint en compte l'afinitat del mateix amb els continguts del Màster). - Expedient acadèmic. - Curriculum vitae (valorant els cursos rebuts, els mèrits d'investigació i l'experiència professional, relacionats amb els continguts del Màster). En el cas que la demanda d'estudiants siga superior a l'oferta i siga necessària una selecció dels estudiants, aquesta serà realitzada per la CCA del Màster d'acord amb criteris científics i acadèmics basats en la següent taula de ponderació: Formació de partida i títol amb el qual s'accedeix al Màster (els Graduats en Enginyeria Electrònica de Telecomunicacions i els Graduats en Enginyeria Electrònica Industrial obtenen la màxima puntuació) 40% Qualificació mitjana de l'expedient de la titulació d'accés. 20% Curriculum vitae presentat (amb justificació documental de mèrits al·legats). Si es considera convenient es podrà realitzar una entrevista personal sobre els mèrits al·legats i la prioritat del MOIE enfront d'altres màsters 40%

Resultats d'aprenentatge

S'identifiquen els següents: Dissenyar circuits integrats digitals, analògics i mixtos. Dissenyar, programar i validar circuits i sistemes integrats d'aplicació específica. Verificar i testar circuits integrats utilitzant diferents tecnologies i eines. Analitzar aspectes metodològics i aspectes d'assemblatge i encapsulat de sistemes electrònics i fotònics. Considerar competències de procés adequades en entorns de fabricació, testatge, assemblatge i encapsulat on es materialitzen els dissenys en les diferents tecnologies contemplades. Monitorar i realitzar controls de qualitat dels diferents processos d'una seqüència de fabricació de semiconductors a través de diferents tipus de metrologia (mesures elèctriques, òptiques, optoelectròniques, etc.). Gestionar i participar en processos de qualitat, fiabilitat i certificació.

Preinscripciò al curs

Solicita información

Responsable: Universitat de València. Edifici del Rectorat. Av. Blasco Ibáñez, 13. 46010-València.
Delegat de Protecció de Dades: D. Javier Plaza Penadés lopd@uv.es
Finalitat: Enviar informació rellevant de cursos de postgrau.
S'obtenen perfils a fi de personalitzar el tracte conforme a les seves característiques o necessitats i poder així dirigir-li les novetats més convenients.
Legitimació: Per a l'enviament d'informació sobre els títols propis de la Universitat de València la base de legitimació és el consentiment de l'interessat.
Destinataris: Fundació Universitat-Empresa de Valéncia and Universitat de València
Termini: Les dades de l'Usuari seran conservats fins que sol·liciti la seva baixa, s'oposi o revoqui el seu consentiment.
Drets: Accedir, rectificar i suprimir les dades així com altres drets com s'explica a la informació addicional.
Amplieu informació: www.adeituv.es/politica-de-privacidad.

FAQS
 
Imprimir la informaciò